特許

J-GLOBAL ID：200903037340735974

半導体装置、不揮発性半導体記憶装置およびそれらの製造方法

発明者： 西岡 奈保
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-026389
公開番号（公開出願番号）：特開2002-231833
出願日： 2001年02月02日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】 この発明の目的は、製造工程を簡略化して製造コストを低減できると同時に、高電圧の電流を制御できる半導体素子を有する半導体装置を提供する。【解決手段】 第1および第2の半導体素子を備える半導体装置であって、第1の半導体素子は、基板1上に形成された下層電極13ba、13bb、13bc、13bd、13ab、13cbと、下層電極上に形成された中間絶縁膜15と、絶縁膜15上に形成された上部電極16a〜16dとを含む。第2の半導体素子26、27は、基板1上に形成され、中間絶縁膜15と同一層からなるゲート絶縁膜15と、ゲート絶縁膜15上に形成されたゲート電極16e、16fとを含む。

請求項（抜粋）：

第1および第2の半導体素子を備える半導体装置であって、前記第1の半導体素子は、基板上に形成された下層電極と、前記下層電極上に形成された中間絶縁膜と、前記絶縁膜上に形成された上部電極とを含み、前記第2の半導体素子は、前記基板上に形成され、前記中間絶縁膜と同一層からなるゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを含む、半導体装置。

IPC (5件)：

H01L 21/8247 ,  H01L 27/115 ,  H01L 27/10 481 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 481 ,  H01L 27/10 434 ,  H01L 29/78 371

Fターム (60件)：

5F001AA23 ,  5F001AA25 ,  5F001AA43 ,  5F001AA63 ,  5F001AD03 ,  5F001AD12 ,  5F001AD44 ,  5F001AD61 ,  5F001AD62 ,  5F001AG03 ,  5F001AG10 ,  5F001AG12 ,  5F001AG21 ,  5F001AG30 ,  5F001AG40 ,  5F083EP02 ,  5F083EP23 ,  5F083EP55 ,  5F083EP56 ,  5F083EP57 ,  5F083ER22 ,  5F083GA28 ,  5F083HA01 ,  5F083JA04 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA53 ,  5F083JA56 ,  5F083NA04 ,  5F083PR07 ,  5F083PR21 ,  5F083PR33 ,  5F083PR36 ,  5F083PR42 ,  5F083PR46 ,  5F083PR49 ,  5F083PR52 ,  5F083PR54 ,  5F083PR56 ,  5F083ZA01 ,  5F083ZA05 ,  5F083ZA06 ,  5F083ZA07 ,  5F083ZA08 ,  5F101BA05 ,  5F101BA07 ,  5F101BA29 ,  5F101BA36 ,  5F101BD02 ,  5F101BD24 ,  5F101BD27 ,  5F101BD36 ,  5F101BD37 ,  5F101BH02 ,  5F101BH05 ,  5F101BH09 ,  5F101BH14 ,  5F101BH16 ,  5F101BH21