特許
J-GLOBAL ID：200903037357124316
電界効果型半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-176024
公開番号（公開出願番号）：特開平5-343426
出願日： 1992年06月11日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 ソース・ドレイン領域の低抵抗化のために設けれる各シリサイド層の構成,ならびに製法を改善して、動作特性の安定化,ならびに長期信頼性を確保する。【構成】 装置構成におけるシリサイド層を設けない各部,各領域のそれぞれを耐酸化性絶縁膜によって絶縁被覆させ、この耐酸化性絶縁膜の介在によって、各シリサイド層の形成時における装置構成内への汚染物の侵入を防止すると共に、電極,配線などの絶縁に用いる絶縁膜に含まれる水分などの侵入を阻止し得るように構成する。
請求項（抜粋）：
半導体基板に埋め込まれた第1の絶縁膜上に、分離絶縁膜で区分して形成された所定寸法による第1導電型の第1の半導体層と、前記第1の半導体層上に、ゲート絶縁膜となる第2の絶縁膜を介して形成されたゲート電極となる所定寸法の第2の半導体層と、前記第2の半導体層を覆って形成された第3の絶縁膜と、前記第3の絶縁膜で覆われた第2の半導体層の周囲側部,および前記分離酸化膜上にそれぞれ設けられた第4の耐酸化性絶縁膜と、前記第1の半導体層内に、前記第2の半導体層,および第2の絶縁膜に対応して残された第1導電型の能動領域,および第2導電型の不純物を導入して形成されたソース・ドレインとなる第2導電型の各不純物領域と、前記第3の絶縁膜で覆われ、かつ第4の耐酸化性絶縁膜を介在させた第2の半導体層の周囲側部,および前記分離絶縁膜の第4の耐酸化性絶縁膜上にそれぞれ形成された第5の絶縁膜と、前記各不純物領域上にあって、それぞれに形成された各シリサイドとを、少なくとも備えて構成したことを特徴とする電界効果型半導体装置。
IPC (2件)：
H01L 21/336
, H01L 29/784
