特許
J-GLOBAL ID：200903037384225949
信号電圧レベル変換回路及び出力バッファ回路
発明者：
出願人/特許権者：
代理人 (1件)：
山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平4-298757
公開番号（公開出願番号）：特開平6-152383
出願日： 1992年11月09日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】0〜3vの狭論理振幅の入力信号を0〜5vの広論理振幅の出力信号に変換する信号電圧レベル変換回路において、半導体製造プロセス上、すべてのトランジスタをゲート-ソース,ゲート-ドレイン,ゲート-サブスレート間3v耐圧に作り込み可能な回路構成を提供すること。【構成】バイアス回路2におけるトランジスタQ11, Q21の介在によってトランジスタQ1,Q2 への電圧印加を緩和させる。また出力バッファ回路3のトランジスタQ71, Q81の介在によってトランジスタQ7,Q8 への電圧印加を緩和させる。トランジスタQ31, Q41によって0〜3vの入力信号Vinを約3〜5vのバイアス信号Vin′に一旦変換し、更にバイアス信号Vin′を0〜5vの出力信号Vout に変換する。全てのトランジスタをゲート-ソース,ゲート-ドレイン,ゲート-サブスレート間5v耐圧でなく、3v耐圧のものとすることができる。
請求項（抜粋）：
入力信号によりスイッチング制御される第1のMISトランジスタと、その反転信号によりスイッチング制御され第1のMISトランジスタとは排他的に開閉する第2のMISトランジスタと、第2のMISトランジスタに対し直列しており第1のMISトランジスタの閉成により閉成制御される第3のMISトランジスタと、第1のMISトランジスタに対し直列しており第2のMISトランジスタの閉成により閉成制御される第4のMISトランジスタとを有する信号電圧レベル変換回路であって、第1のMISトランジスタの開成状態時においてそれへの過電圧の印加を緩和する第1の電圧印加緩和手段と、第2のMISトランジスタの開成状態時においてそれらへの過電圧の印加を緩和する第2の電圧印加緩和手段と、第1のMISトランジスタの開閉により第1の狭論理振幅の低レベルよりも高い低レベルと広論理振幅の高レベルに実質的に等しい高レベルとの間で規定される第2の狭論理振幅を持つ第1のバイアス信号を生成してこれを第3のMISトランジスタのゲート信号とする第1の高低両レベルシフト手段と、第2のMISトランジスタの開閉により第1の狭論理振幅の低レベルよりも高い低レベルと広論理振幅の高レベルに実質的に等しい高レベルとの間で規定される第2の狭論理振幅を持つ第2のバイアス信号を生成してこれを第4のMISトランジスタのゲート信号とする第2の高低両レベルシフト手段と、を有することを特徴とする信号電圧レベル変換回路。
引用特許：
前のページに戻る
