特許

J-GLOBAL ID：200903037404938785

実時間キャッシュ機能を提供する集積回路用チップ

発明者： バロン・ナザン ,  マリノ・ポール ,  ゴレン・アブナー ,  メランメッド-コヘン・イャル
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 池内 義明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-245758
公開番号（公開出願番号）：特開平5-225061
出願日： 1992年08月21日
公開日（公表日）： 1993年09月03日
要約：

【要約】【目的】 シリコン領域を浪費することなくDMAおよびキャッシュ機能の双方が可能なオンチップ・メモリを提供する。【構成】 集積回路チップは、データおよびアドレス・バス(PAB、PDB)によって結合された処理装置(4)およびメモリ・セクション(10)、メモリ制御装置(14)が動作可能な第1標準動作モード(PRAM)とキャッシュ制御装置(12)が動作可能な第2キャッシュ動作モード(CACHE)との間でメモリを切り替えるスイッチ手段(16、22、40)、および標準モードでメモリ内にロードされた情報を、キャッシュ・モードで使用可能にする手段(66)によって構成される。

請求項（抜粋）：

データ・バスとアドレス・バスによって結合された処理装置とメモリ・セクション;メモリ制御装置が動作可能な第1標準動作モードとキャッシュ制御装置が動作可能な第2キャッシュ動作モードとの間で前記メモリを切り替えるスイッチ手段;および標準モードで前記メモリ内にロードされた情報をキャッシュ・モードで使用可能にする手段;を含むことを特徴とする実時間キャッシュ機能を提供する集積回路用チップ。

IPC (2件)：

G06F 12/08 310 ,  G06F 13/28 310

引用特許：

審査官引用 (5件)

• 特開平3-141445
  
• 特開昭58-205975
  
• 特開平1-255944
  
• 特開平2-090347
  
• 特開昭58-102381