特許

J-GLOBAL ID：200903037410237179

半導体装置の製造方法

発明者： 井下 正司
出願人/特許権者： 富士通株式会社
代理人 (1件)： 佐藤 正年 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-296149
公開番号（公開出願番号）：特開平5-136401
出願日： 1991年11月13日
公開日（公表日）： 1993年06月01日
要約：

【要約】【目的】 金属シリサイド膜を使用したゲートの形成に関し, フッ素の浸入によるゲート酸化膜の耐圧低下の防止と高融点金属膜の剥離防止を目的とする。【構成】 シリコン基板1上にゲート酸化膜2を形成し,その上にポリシリコン膜3および成長ガスにフッ化物を用いて高融点金属膜4を成長する工程と, 次いで,該基板表面より不純物イオンを注入する工程と, 次いで, 該基板を炉内加熱するのに代えて, 該基板表面に輻射線を照射して該炉内加熱より急速に昇温させ且つ短時間に注入不純物の活性化アニールを行う工程を有するように構成する。

請求項（抜粋）：

シリコン基板1上にゲート酸化膜2を形成し,その上にポリシリコン膜3および成長ガスにフッ化物を用いて高融点金属膜4を成長する工程と,次いで,該基板表面より不純物イオンを注入する工程と,次いで, 該基板を炉内加熱するのに代えて, 該基板表面に輻射線を照射して該炉内加熱より急速に昇温させ且つ短時間に注入不純物の活性化アニールを行う工程を有することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 29/784 ,  H01L 21/26 ,  H01L 21/265 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 29/62

FI (2件)：

H01L 29/78 301 G ,  H01L 21/265 A