特許
J-GLOBAL ID：200903037433807789
並列計算機のバリア同期方式
発明者：
出願人/特許権者：
代理人 (1件)：
北村 修
公報種別：公開公報
出願番号（国際出願番号）：特願平4-302216
公開番号（公開出願番号）：特開平6-149752
出願日： 1992年11月12日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 並列計算機におけるバリア同期方式において、従来方式と本質的に同じ同期タイミングを与えながらも、そのオーバーヘッドの要因となるコヒーレンス動作を高速、且つ、必要最小限に行わせて、システム全体としてスループットを高めることができる並列計算機のバリア同期方式を提供することを目的とする。【構成】 複数のプロセッサP0,P1,P2,P3とネットワークで接続されたメインメモリとの間に、前記プロセッサからアクセスされ前記メインメモリの記憶内容の一部を記憶する複数のキャッシュメモリCMを設けた並列計算機において、前記複数のプロセッサにより実行される一連の処理の終了を、各プロセッサ毎の処理が終了する度に更新される同期変数”count”の値に基づいて、各プロセッサが認識した後に次の一連の処理の実行を許容するように構成してある並列計算機のバリア同期方式であって、前記同期変数の各更新のうちバリア同期条件の成立時にのみ前記同期変数に対するコヒーレンス動作を行うように構成する。
請求項（抜粋）：
複数のプロセッサとネットワークで接続されたメインメモリとの間に、前記プロセッサからアクセスされ前記メインメモリの記憶内容の一部を記憶する複数のキャッシュメモリを設けた並列計算機において、前記複数のプロセッサにより実行される一連の処理の終了を、各プロセッサ毎の処理が終了する度に更新される同期変数の値に基づいて、各プロセッサが認識した後に次の一連の処理の実行を許容するように構成してある並列計算機のバリア同期方式であって、前記同期変数のキャッシングを許容し、前記周期変数の各更新のうち、バリア同期条件の成立時にのみ前記同期変数に対するコヒーレンス動作を行うように構成してある並列計算機のバリア同期方式。
IPC (2件)：
G06F 15/16 330
, G06F 12/08
