半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：佐藤強
公報種別：公開公報
出願番号（国際出願番号）：特願2000-143303
公開番号（公開出願番号）：特開2001-326273
出願日： 2000年05月16日
公開日（公表日）： 2001年11月22日
要約：

【要約】【課題】溝内に埋め込むために成膜した多結晶シリコン堆積膜のエッチバック時における形状バラツキを低減し、半導体基板表面の平坦度を高めること。【解決手段】多結晶シリコン堆積工程(h)では、絶縁膜5上に多結晶シリコン堆積膜6を堆積して、溝4の内部に多結晶シリコンを充填する。薄膜形成工程(i)では、多結晶シリコンに対してエッチング選択性を持ち且つ熱流動性がある選択性薄膜8を成膜し、リフロー処理などによって表面を平坦化する。薄膜エッチング工程(j)では、選択性薄膜8のエッチバックを行い、多結晶シリコン堆積膜6の窪み7内に位置した自己整合マスク9を形成する。多結晶シリコンエッチング工程(k)では、自己整合マスク9が形成された多結晶シリコン堆積膜6を湿式の等方性エッチングによりエッチバックし、溝4内に充填された状態の多結晶シリコン埋め込み層10を得る。

請求項（抜粋）：

半導体基板に対し厚さ方向の異方性エッチングを行うことにより溝を形成する工程と、前記溝の内壁面に絶縁膜を成膜する工程と、半導体基板の表面側に多結晶シリコン堆積膜を成膜することにより前記溝内に多結晶シリコンを充填する工程と、多結晶シリコンのエッチング時にその多結晶シリコンに対して選択性を持つ選択性薄膜を前記多結晶シリコン堆積膜の表面に成膜する工程と、前記選択性薄膜をエッチバックする工程と、前記多結晶シリコン堆積膜をエッチバックする工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/76 , H01L 21/306 , H01L 29/78 , H01L 21/336 , H01L 29/78 652 , H01L 29/78 653

FI (8件)：

H01L 29/78 652 K , H01L 29/78 653 A , H01L 21/76 L , H01L 21/306 G , H01L 29/78 301 V , H01L 29/78 301 Y , H01L 29/78 301 R , H01L 29/78 658 G

Fターム (26件)：

5F032AA36 , 5F032AA37 , 5F032AA47 , 5F032DA24 , 5F032DA25 , 5F032DA34 , 5F032DA53 , 5F032DA74 , 5F032DA78 , 5F032DA80 , 5F040DA19 , 5F040DB09 , 5F040EB13 , 5F040EB17 , 5F040EC20 , 5F040ED02 , 5F040ED03 , 5F040ED05 , 5F040EK05 , 5F040FC10 , 5F040FC21 , 5F040FC22 , 5F043AA10 , 5F043BB03 , 5F043FF01 , 5F043FF07

引用特許：

審査官引用 (6件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平5-281081 出願人：シチズン時計株式会社
特開昭61-158158
特開昭61-158158

全件表示

前のページに戻る