半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器

発明者： ,
出願人/特許権者：
代理人 (3件)：稲葉良幸 , 田中克郎 , 大賀眞司
公報種別：公開公報
出願番号（国際出願番号）：特願2007-307146
公開番号（公開出願番号）：特開2009-130327
出願日： 2007年11月28日
公開日（公表日）： 2009年06月11日
要約：

【課題】半導体装置の特性を向上させることができる半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、第1基板(S1)上に、ゲート電極(15)を形成する工程と、第2基板(S2)の上部にソース、ドレイン電極(25s,25d)を形成する工程と、前記第1基板と第2基板とを絶縁材料よりなる接着材(35)を介して貼り合わせる工程であって、前記ゲート電極およびソース、ドレイン電極が、前記接着材中に埋め込まれるよう貼り合わせる接着工程と、前記第2基板を剥離することにより前記ソース、ドレイン電極および前記接着材表面を露出させる工程と、前記ソース、ドレイン電極および前記接着材表面上に有機半導体膜(45)を形成する工程と、を有する。かかる方法によれば、接着材等の表面の平坦性が向上し、有機半導体膜の成膜性を向上できる。また、ゲート絶縁膜となる前記接着材と有機半導体膜との界面が良好となる。【選択図】図1

請求項（抜粋）：

第1基板を準備する工程と、第2基板の上部に電極を形成する工程と、前記第1および第2基板を絶縁材料よりなる接着材を介して貼り合わせる工程であって、前記電極の少なくとも一部が、前記接着材中に埋め込まれるよう貼り合わせる接着工程と、前記第2基板を剥離することにより前記電極および前記接着材表面を露出させる工程と、を有することを特徴とする半導体装置の製造方法。

IPC (8件)：

H01L 21/336 , H01L 29/786 , H01L 21/28 , H01L 21/288 , H01L 29/423 , H01L 29/49 , H01L 29/417 , H01L 51/05

FI (9件)：

H01L29/78 616K , H01L29/78 627D , H01L21/28 301B , H01L21/288 Z , H01L29/58 G , H01L29/50 M , H01L29/28 100A , H01L29/78 618B , H01L29/78 617V

Fターム (53件)：

4M104AA09 , 4M104AA10 , 4M104BB04 , 4M104BB05 , 4M104BB06 , 4M104BB07 , 4M104BB08 , 4M104BB09 , 4M104CC01 , 4M104CC05 , 4M104DD03 , 4M104DD22 , 4M104DD34 , 4M104DD37 , 4M104DD43 , 4M104DD51 , 4M104DD63 , 4M104DD68 , 4M104EE03 , 4M104EE18 , 4M104GG09 , 4M104GG14 , 4M104HH12 , 5F110AA01 , 5F110AA18 , 5F110BB01 , 5F110CC03 , 5F110CC05 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110EE02 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF27 , 5F110FF29 , 5F110GG05 , 5F110GG42 , 5F110HK02 , 5F110HK03 , 5F110HK32 , 5F110HK33 , 5F110HK41 , 5F110NN62 , 5F110NN65 , 5F110NN66 , 5F110QQ06 , 5F110QQ14 , 5F110QQ16

前のページに戻る