半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-062837
公開番号（公開出願番号）：特開平9-260647
出願日： 1996年03月19日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】この発明は、リソグラフィ工程で位置合わせ用マークとしての段差が形成される半導体装置およびその製造方法を提供することを課題とする。【解決手段】半導体基板21の表面に素子分離領域22で囲まれた素子形成領域が形成されると共にその表面にはゲート酸化膜23が形成され、ゲート電極25が形成される。また合わせマーク領域の素子分離領域22の上には、シリコン窒化膜27が形成され、さらにその上に絶縁膜28が堆積されるもので、この絶縁膜28に素子形成領域のゲート電極導出部251 や拡散層241 、242 に対応してコンタクト孔291 〜293 を形成し、同時にシリコン窒化膜27の部分にコンタクト孔301 、301 、...を形成する。そして、Wを堆積してコンタクト孔291 〜293 に埋め込みコンタクト金属321 〜323 とするが、シリコン窒化膜27にはWが成長しないため、コンタクト孔301 、302 、...はそのまま残り、マーク検知に好適な段差が残される。

請求項（抜粋）：

半導体基板と、この半導体基板の表面に設定された素子分離領域に形成された不純物拡散領域並びにゲート電極と、この不純物拡散領域並びにゲート電極部の形成された領域から外れた位置の前記半導体基板上に形成された、埋め込み金属の成長されない物質で構成された成長抑止層と、前記半導体基板面を覆うように形成された絶縁膜層と、前記拡散領域並びにゲート電極の導出部にそれぞれ対応し、さらに前記成長抑止層位置に対応して前記絶縁膜層に開孔形成された複数のコンタクト孔と、これらコンタクト孔内に成長され埋め込み設定された導出端子とされる金属とを具備し、前記成長抑止層に対応して形成されたコンタクト孔内には前記金属が成長されず、このコンタクト孔でリソグラフィ工程での位置合わせに用いられる段差が形成されるようにしたことを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 , H01L 21/28 , H01L 21/027 , H01L 21/768

FI (5件)：

H01L 29/78 301 X , H01L 21/28 L , H01L 21/30 502 M , H01L 21/90 C , H01L 21/90 D

前のページに戻る