特許

J-GLOBAL ID：200903037535064209

共用メモリ配線を有する暗号化プロセッサ

発明者： ジョーンズ,デイビッド・イー ,  オコネル,コルマック・エム
出願人/特許権者： モサイド・テクノロジーズ・インコーポレイテッド
代理人 (1件)： 深見 久郎 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-533976
公開番号（公開出願番号）：特表2002-505451
出願日： 1999年02月26日
公開日（公表日）： 2002年02月19日
要約：

【要約】暗号化チップは、さまざまな秘密鍵および公開鍵の暗号化アルゴリズムを処理するようプログラム可能である。該チップは、演算処理装置のパイプラインを含み、該演算処理装置の各々は、秘密鍵アルゴリズム内の1ラウンドを処理することが可能である。データは、該演算処理装置間で、デュアルポートメモリを介して転送される。中央処理装置は、単一サイクルのオペレーションで、グローバルメモリからの非常に幅の広いデータ語を処理することができる。加算器回路は、比較的小さい複数の加算器回路を使用することによって簡素化され、合計およびキャリが複数サイクルでループバックされる。乗算器回路は、非常に幅の広い中央処理乗算器となるよう連結することができるように、より小さい演算処理装置乗算器を適用することによって、複数の演算処理装置と中央処理装置との間で共用することができる。

請求項（抜粋）：

単一のチップ上に演算処理装置のアレイを含む、電子暗号化デバイスであって、各演算処理装置は、 暗号化アルゴリズムのラウンドを記憶するための命令メモリを含み、該ラウンドは命令のシーケンスを含み、各演算処理装置はさらに、 命令メモリからのラウンドを実現するためのプロセッサと、 暗号化データオペランドおよび該ラウンドの実行によって得られた暗号化されたデータを記憶するためのデータ記憶装置とを含み、 該アレイの演算処理装置は各々、ラウンドのうち1つを実現してその結果を連続する演算処理装置に転送し、それにより、該演算処理装置のアレイは演算処理装置パイプラインにおいて暗号化アルゴリズムの連続的なラウンドを実現する、電子暗号化デバイス。

IPC (3件)：

G09C 1/00 650 ,  G09C 1/00 610 ,  G06F 13/36 310

FI (3件)：

G09C 1/00 650 Z ,  G09C 1/00 610 B ,  G06F 13/36 310 A

Fターム (8件)：

5B061FF01 ,  5B061GG03 ,  5B061GG13 ,  5B061GG14 ,  5B061RR02 ,  5B061RR07 ,  5J104JA13 ,  5J104NA02

引用特許：

審査官引用 (3件)

• 特開平3-129384
  
• 単一プロセッサにおける並列データ処理
  公報種別：公開公報   出願番号：特願平6-312671   出願人：ヒューレット・パッカード・カンパニー
• 特開平3-129384