特許
J-GLOBAL ID：200903037575790930
メモリアクセス制御回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
境 廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願平7-157169
公開番号（公開出願番号）：特開平8-328941
出願日： 1995年05月31日
公開日（公表日）： 1996年12月13日
要約：
【要約】【目的】 画像メモリにシングルポートRAMを使用しても、連続的に入力されるデータを欠落なしに画像メモリに書き込め、且つ画像メモリに格納されているデータを欠落なしに連続的に読み出せるようにする。【構成】 連続的に入力されるデータ105 はライトバッファ101 に一時的に保持される。アービタ部102 は、ライト要求109,リード要求115 を調停し、ライト動作を行う場合は、ライトバッファ101 中のデータを、ライトバッファ101 へのデータ105 の書き込み速度よりも速い速度でシングルポートRAMから構成される画像メモリ104 に書き込み、リード動作を行う場合は、リードバッファ103 からのデータの読み出し速度よりも速い速度で画像メモリ104 からデータを読み出してリードバッファ103 に書き込む。リードバッファ103 に保持されているデータは出力データリード信号117 に従って所定の速度で読み出され、CRT等に表示される。
請求項（抜粋）：
シングルポートRAMから構成される画像メモリと、連続的に入力されるデータを一時的に保持し、保持データが存在する間、ライト要求を出力するライトバッファと、前記画像メモリから読み出されたデータを一時的に保持し、保持データが連続的に読み出されるリードバッファと、前記ライトバッファから出力される前記ライト要求と前記リードバッファに保持されているデータが所定量以下となったときに発生するリード要求とを調停し、前記リード要求に従ってリード動作を行う場合には、前記リードバッファからデータが読み出される速度よりも速い速度で所定量のデータを前記画像メモリから読み出して前記リードバッファに書き込み、前記ライト要求に従ってライト動作を行う場合には、前記ライトバッファへのデータの入力速度よりも速い速度で前記ライトバッファに保持されているデータを読み出して前記画像メモリに書き込むアービタ部とを備えたことを特徴とするメモリアクセス制御回路。
引用特許：
前のページに戻る
