特許

J-GLOBAL ID：200903037585952369

半導体装置およびその製造方法

発明者： 山本 和彦
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-384343
公開番号（公開出願番号）：特開2003-188374
出願日： 2001年12月18日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】 金属酸化膜をゲート絶縁膜に備えた半導体装置において、表面平坦性を向上させて、キャパシタの容量値ばらつきと、リーク電流を低減する。【解決手段】 シリコン基板101上にハフニウム金属105を堆積させ後に、ハフニウム酸化膜106をCVD法により堆積し、その後熱処理する。次に、ゲート電極となるチタン窒化膜107を堆積し、パターニングしてゲート電極を形成する。この結果、CVD堆積初期過程におけるインキュベーションタイムが短縮され、かつ面内で均一となるため、高誘電体金属酸化膜の表面平坦性が向上する。表面平坦性の向上により、リーク電流が低減し、容量値を増加させることができる。

請求項（抜粋）：

表面にシリコン窒化膜が形成されたシリコン基板上に金属を堆積する工程と、CVD法により前記金属上に高誘電体金属酸化膜を堆積する工程と、前記高誘電体金属酸化膜を熱処理する工程と、上部電極となる金属膜を形成する工程と、前記金属膜及び前記高誘電体金属酸化膜をパターニングして電極を形成する工程を含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/822 ,  H01L 27/04

FI (2件)：

H01L 29/78 301 G ,  H01L 27/04 C

Fターム (27件)：

5F038AC15 ,  5F038EZ14 ,  5F038EZ20 ,  5F140AA24 ,  5F140BA01 ,  5F140BD02 ,  5F140BD07 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BE03 ,  5F140BE07 ,  5F140BE08 ,  5F140BE09 ,  5F140BE10 ,  5F140BE17 ,  5F140BE19 ,  5F140BF01 ,  5F140BF10 ,  5F140BG08 ,  5F140BG28 ,  5F140BG30 ,  5F140BG38 ,  5F140BH14 ,  5F140BH15 ,  5F140CB04 ,  5F140CE10