特許

J-GLOBAL ID：200903037586913677

半導体装置の製造方法

発明者： 松永 大輔
出願人/特許権者： 富士通株式会社
代理人 (1件)： 寒川 誠一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-158886
公開番号（公開出願番号）：特開平5-013359
出願日： 1991年06月28日
公開日（公表日）： 1993年01月22日
要約：

【要約】【目的】 半導体装置の製造方法、特に、メタルソース・ドレインを有するMIS型電界効果トランジスタ(以下、MISFETと云う。)の形成方法に関し、ソース・ドレインと金属配線とのコンタクト抵抗が少なく、また、抵抗値のばらつきの少ないメタルソース・ドレインを有するMISFETの形成方法を提供することを目的とする。【構成】 メタルソース・ドレインを有するMIS型電界効果トランジスタを形成する半導体装置の製造方法において、ソース・ドレインのコンタクトホール13を開口した後、コンタクトホール13内に露出するメタルシリサイド層11をエッチング除去し、次いで、メタルシリサイド層11が除去されて露出したシリコン層1の表層をシリサイド化するように構成する。

請求項（抜粋）：

メタルソース・ドレインを有するMIS型電界効果トランジスタを形成する半導体装置の製造方法において、ソース・ドレインのコンタクトホール(13)を開口した後、該コンタクトホール(13)内に露出するメタルシリサイド層(11)をエッチング除去する工程と、前記メタルシリサイド層(11)が除去されて露出したシリコン層(1)の表層をシリサイド化する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/336 ,  H01L 29/784