半導体素子実装用パッケージ

発明者： , ,
出願人/特許権者：
代理人 (1件)：和泉良彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-109650
公開番号（公開出願番号）：特開2002-303767
出願日： 2001年04月09日
公開日（公表日）： 2002年10月18日
要約：

【要約】【課題】半導体素子と配線基板間のインピーダンス整合を図り、両者の接続点での信号損失を低減させ、また、光ファイバの接続位置決めの労力と時間を低減する半導体素子実装用パッケージを提供する。【解決手段】開口部11、14と中空部12とガラス同軸ビーズ5を有するフレーム1と、中空部12内に収納し、ガラス同軸ビーズ5と電気的に接続した第1配線基板3と、中空部12内に収納した半導体素子2と、開口部11、14を覆うキャップ4、40と、中空部12内に収納し、半導体素子2と第1の配線基板3とを電気的に接続する第2配線基板6と、フレーム1に設けた光ファイバ導入用の貫通孔15とを備え、半導体素子2および第1配線基板3と、第2配線基板6とをバンプボンディングにより接続した。

請求項（抜粋）：

開口部と中空部と少なくとも1個の同軸端子を有するフレームと、前記中空部内に収納し、前記同軸端子と電気的に接続した第1配線基板と、前記中空部内に収納した半導体素子と、前記開口部を覆うキャップと、前記中空部内に収納し、前記半導体素子と前記第1の配線基板とを電気的に接続する第2配線基板と、前記フレームまたは前記キャップに設けた少なくとも1個の光ファイバ導入用の貫通孔とを備え、前記半導体素子および前記第1配線基板と、前記第2配線基板とをバンプボンディングにより接続したことを特徴とする半導体素子実装用パッケージ。

IPC (3件)：

G02B 6/42 , H01L 31/02 , H01L 31/0232

FI (3件)：

G02B 6/42 , H01L 31/02 B , H01L 31/02 C

Fターム (10件)：

2H037BA12 , 2H037DA04 , 2H037DA06 , 2H037DA12 , 2H037DA35 , 5F088BA02 , 5F088BA16 , 5F088EA16 , 5F088JA09 , 5F088KA02

前のページに戻る