特許

J-GLOBAL ID：200903037614825886

出力回路および同期型半導体記憶装置

発明者： 西野 愛子 ,  岩本 久
出願人/特許権者： 三菱電機株式会社 ,  三菱電機エンジニアリング株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-019372
公開番号（公開出願番号）：特開平11-213666
出願日： 1998年01月30日
公開日（公表日）： 1999年08月06日
要約：

【要約】【課題】 インバリッドデータの出力を抑え、的確なタイミングでデータを出力することが可能な出力回路および同期型半導体記憶装置を提供する。【解決手段】 本発明の同期型半導体記憶装置は、データ入出力端子DQのそれぞれに対応して設けられる複数の出力バッファ18と、複数のデータ転送用ラッチ回路17と、複数の出力制御信号用ラッチ回路16とを含む。データ転送用ラッチ回路17は、内部クロック信号に応答して、メモリセルから読出したデータを対応する出力バッファ18に転送する。出力制御信号用ラッチ回路16は、内部クロック信号に同期して出力制御信号を発生し、対応する出力バッファ18に出力する。これにより、各出力バッファ毎に出力タイミングの制御が可能となる。

請求項（抜粋）：

一連のパルス列からなる外部クロック信号に同期して外部から与えられる外部信号を取込む取込手段と、前記外部クロック信号に同期した内部クロック信号を発生する内部クロック信号発生手段と、複数のメモリセルと、複数のデータ出力端子と、前記複数のメモリセルから前記外部信号に基づく読出命令に応答して、データを読出す読出手段と、前記複数のデータ出力端子のそれぞれに対応して設けられ、前記読出したデータに対応する出力データを対応する前記データ出力端子に伝達する複数の出力手段と、前記複数の出力手段のそれぞれに対応して設けられ、前記内部クロック信号に応答して前記読出手段によって読出されたデータを対応する前記出力手段に転送する複数のデータ転送手段と、前記読出命令に応答して、制御信号を発生する制御手段と、前記複数の出力手段のそれぞれに対応して設けられ、前記制御信号と前記内部クロック信号とに応答して対応する前記出力手段の伝達動作をイネーブル状態にする出力制御信号を発生し、発生した前記出力制御信号を対応する前記出力手段に出力する複数の出力制御信号発生手段とを備える、同期型半導体記憶装置。

IPC (2件)：

G11C 11/407 ,  G11C 11/409

FI (2件)：

G11C 11/34 362 S ,  G11C 11/34 354 Q