特許

J-GLOBAL ID：200903037627824110

半導体記憶装置及びその製造方法

発明者： 岩橋 正憲
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-290170
公開番号（公開出願番号）：特開平5-129564
出願日： 1991年11月06日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】 記憶密度の向上。【構成】 このMIOSトランジスタは、素子分離されたp型基板上にn+ 領域のドレインD,ソースSが設けられ、このドレインD,ソースS間はp- 領域になっている。このp- 領域上には、トンネル酸化膜(SiO2 )102,窒化膜(SiN)103,酸化膜(SiO2 )102が形成され、ポリシリコンのゲート電極CG1〜CG8が設けられている。各ゲート電極CG1〜CG8は、それらの間の非常に薄い酸化膜で絶縁されている。そして、絶縁用の酸化膜をはさんでAl配線305a,305bの配線パターンが形成されている。

請求項（抜粋）：

MIOSトランジスタからなる半導体記憶装置であって、前記MIOSトランジスタは、そのソース・ドレイン間が同一導電型の領域となっていて、この領域上にMIOS構造で形成された複数のゲート電極が前記ソース・ドレイン方向に直線状に近接配置された構造であることを特徴とする半導体記憶装置。

IPC (3件)：

H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371