特許
J-GLOBAL ID：200903037630886917
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-188501
公開番号（公開出願番号）：特開平11-031693
出願日： 1997年07月14日
公開日（公表日）： 1999年02月02日
要約：
【要約】【課題】能動素子領域の周辺部分に金属配線層を用いたガードリング構造を有する半導体装置において、能動基板及び各金属配線層を結ぶホール底部が過剰エッチングされ、能動基板あるいは下部配線層に著しいダメージを受けること。【解決手段】金属配線層間をつなぐホールの幅を最小の設計寸法とし、ホール内に埋め込み金属を充填させる。能動基板101上に素子形成後、第1の層間絶縁膜102を成膜し、コンタクトホール103を開口する。このとき、コンタクトホール径は、ガードリング部においても内部回路の最小の設計寸法と同じ0.6μmとする。次いで気相成長法による埋め込み金属との密着性を高めるためにTi膜104を300オングストローム、続いてTiN膜105を1000オングストローム、スパッタ法により成膜する。その後、埋め込み金属106としてタングステン膜7000オングストロームを気相成長法により成膜する。
請求項（抜粋）：
半導体基板上に能動素子を配置した半導体装置において、能動素子領域の周辺部分に金属配線層を用いたガードリング構造を有する半導体装置において、半導体基板及び各金属配線層間を結ぶホールの幅を最小の設計寸法とすることを特徴とする半導体装置。
引用特許：
前のページに戻る
