特許
J-GLOBAL ID：200903037637538833
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
桑井 清一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-100488
公開番号（公開出願番号）：特開平5-274879
出願日： 1992年03月26日
公開日（公表日）： 1993年10月22日
要約：
【要約】【目的】 本発明の目的はチップ面積の増加なく高集積化、高性能化を図ることである。【構成】 分割されたメモリのセンスアンプ200a〜200eは前回のアクセスデータを保持し、センスアンプ200b〜200dは2つのメモリブロック1〜4に対して動作する。このセンスアンプ列200a〜200eについて前回のアクセスのXアドレスを保持するレジスタ31〜35を有し、メモリアクセスに対して各センスアンプ列200a〜200eのXアドレスと入力Xアドレスを比較し、選択メモリブロックのアクセスに対してヒット及びミスヒットを判定する。
請求項（抜粋）：
複数のメモリセルブロックと、各々が上記複数のメモリセルブロック中の2つのメモリセルブロックに共用して設けられたセンスアンプ群を含みメモリセルから読み出されたデータビットを保持する複数のセンスアンプ群と、上記複数のメモリセルブロックを選択するブロックデコーダと、上記複数のメモリセルブロックにそれぞれ設けられ該複数のメモリセルブロックに共通な行アドレスの供給される複数の行デコーダと、上記複数のメモリセルブロックに共通な列アドレスを供給される列デコーダとを備えたメモリを含む半導体装置において、上記複数のメモリセルブロックのうちブロックデコーダで選択されたメモリセルブロックを記憶し次回のアクセス時に複数のセンスアンプ群に保持されたデータビットへの直接アクセス可能なメモリブロックを指定するブロック選択手段と、行デコーダの出力をメモリブロック毎に記憶するレジスタ群と、次回のアクセスがブロック選択手段で指定されたメモリブロック中の上記レジスタ群に記憶された行デコーダ出力で指定されたメモリセルに対してなされると、複数のセンスアンプ群に保持されたデータビットからアクセスされたデータビットを選択される直接アクセス制御手段とを有することを特徴とするメモリを含む半導体装置。
IPC (2件)：
G11C 11/409
, G11C 11/401
G11C 11/34 353 E
, G11C 11/34 362 H
