特許

J-GLOBAL ID：200903037683103469

論理シミユレーシヨン方式

発明者： 大江 公夫 ,  本村 哲朗 ,  天野 亘孝 ,  松尾 浩次
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立マイコンシステム
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-304461
公開番号（公開出願番号）：特開平5-143667
出願日： 1991年11月20日
公開日（公表日）： 1993年06月11日
要約：

【要約】【目的】ゼロディレイ,クロック同期式の論理シミュレーションにおいて、クロック間のイベントを抑止することにより高速化をはかる。【構成】本発明による論理シミュレーション方式は、ネットリストを作成する第1のステップと、イベント伝搬抑止ゲートを抽出する第2のステップと、論理シミュレーションの実行を行う第3のステップから構成し、第3のステップにおいて当該フリップフロップの評価時刻102まで処理を保留107し、評価不要なイベントの処理を抑止する。【効果】本発明による論理シミュレーション方式により、フリップフロップに影響を与える最も前段のゲート素子においてイベントを保留し、フリップフロップのクロック変化時に一度だけ保留したイベントを評価することにより、シミュレーション結果に影響のないイベントを大幅に抑止し、高速な論理シミュレーションを実現する。

請求項（抜粋）：

素子ディレイをゼロとし、論理回路モデルのフリップフロップ入力端子のクロック信号に同期して論理シミュレーションを行うゼロディレイクロック同期シミュレーションにおいて、ネットリストを作成する第1のステップと、イベント伝搬抑止ゲートを抽出する第2のステップと論理シミュレーションの実行を行う第3のステップから構成することを特徴とする論理シミュレーション方式。

IPC (3件)：

G06F 15/60 360 ,  G01R 31/28 ,  G06F 11/26 310