特許
J-GLOBAL ID：200903037683514922
情報処理装置および情報処理装置の制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-024523
公開番号（公開出願番号）：特開平9-218732
出願日： 1996年02月09日
公開日（公表日）： 1997年08月19日
要約：
【要約】【課題】 高速のCPUを用いて消費電力を低減できる小型・携帯用情報処理装置およびその制御方法を提供する。【解決手段】 CPU1と、CPU1とアドレスバス31およびデータバス32によって接続されたコントローラユニット20を有するコンピュータ10において、CPU1がコントローラユニット20によって入出力処理を行う間は、CPU1からBOFF信号によってバス31および32を開放し、低消費電力モードにする。さらに、入出力処理が終了するとCPU1を復帰させ、コントローラユニット20の側を低消費電力状態にしてコンピュータ10全体としての消費電力を低減可能とし、同時に、ピーク電流の低減も図る。
請求項（抜粋）：
CPUと、内部バスにより前記CPUに接続された制御ユニットとを有し、前記CPUは、バス開放信号によって前記内部バスを開放し、低消費電力モードに移行するバス開放手段を備えており、前記制御ユニットは、前記CPUの周辺装置を制御する周辺制御部と、前記CPUとの接続を制御するCPUインタフェース部とを備えており、このCPUインタフェース部は、前記CPUから前記周辺制御部を介して行う入出力サイクルの開始情報を検出すると前記周辺装置に対する入出力処理を前記周辺制御部に指示すると共に前記CPUに対し前記バス開放信号を供給し、前記入出力処理が終了すると前記バス開放信号を解除することを特徴とする情報処理装置。
引用特許：
前のページに戻る
