特許
J-GLOBAL ID:200903037683684232
クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法
発明者:
,
出願人/特許権者:
代理人 (1件):
松本 眞吉
公報種別:公開公報
出願番号(国際出願番号):特願平7-084381
公開番号(公開出願番号):特開平8-286780
出願日: 1995年04月10日
公開日(公表日): 1996年11月01日
要約:
【要約】【目的】動作の高速化及び低消費電力化を可能にする。【構成】PLL回路11に対し、低消費電力モードでは動作を停止させ、通常モードではクロックφ0に基づいてクロックφ0の周波数よりも高い周波数のクロックφ1を生成させ、PLL回路11の同期がとれたかどうかを判定し、低消費電力モードから通常モードへの変化開始後、PLL回路11の同期がとれたと判定する迄の間は、クロックφ0に基づいてMPU本体回路20を動作させ、PLL回路11の同期がとれたと判定した後は、PLL回路11の出力クロックφ1に基づいてMPU本体回路20を動作させる。したがって、低消費電力モードの場合、MPU本体回路20のみならずPLL回路11も動作を停止し、PLL回路11が動作を開始してから同期がとれるまでの間は、クロックφ0に基づいてMPU本体回路20が動作する。
請求項(抜粋):
第1モードのとき動作を停止し、第2モードのとき第1クロックに基づいて、該第1クロックの周波数よりも高い周波数の第2クロックを生成するPLL回路と、該PLL回路の同期がとれたかどうかを判定し、該第1モードから該第2モードへの変化開始後、該PLL回路の同期がとれたと判定する迄の間は第1選択信号を出力し、該PLL回路の同期がとれたと判定した後は第2選択信号を出力する制御回路と、該第1クロック及び該PLL回路の出力が入力され、該第1選択信号に応答して該第1クロックを選択出力し、該第2選択信号に応答して該PLL回路の出力を選択出力する選択回路とを有することを特徴とするクロック回路。
IPC (3件):
G06F 1/04 301
, G06F 1/06
, H03L 3/00
FI (3件):
G06F 1/04 301 C
, H03L 3/00
, G06F 1/04 310 A
引用特許:
審査官引用 (14件)
-
クロック信号供給装置
公報種別:公開公報
出願番号:特願平4-108019
出願人:日本電装株式会社
-
特開平4-148403
-
クロック発生回路
公報種別:公開公報
出願番号:特願平5-109476
出願人:松下電器産業株式会社
-
特開平4-351120
-
クロック信号供給回路
公報種別:公開公報
出願番号:特願平5-270245
出願人:株式会社日立製作所
-
メモリ集積回路
公報種別:公開公報
出願番号:特願平4-354483
出願人:日本電気株式会社, 日本電気エンジニアリング株式会社
-
特開平4-328476
-
特開平4-297126
-
特開昭64-081519
-
特開平4-148403
-
特開平4-351120
-
特開平4-328476
-
特開平4-297126
-
特開昭64-081519
全件表示
前のページに戻る