特許
J-GLOBAL ID：200903037704003605
LSI設計方法
発明者：
出願人/特許権者：
代理人 (1件)：
長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願平6-151798
公開番号（公開出願番号）：特開平7-334548
出願日： 1994年06月10日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 配置配線ステップにおける修正を伴うLSI設計の設計効率を高める。【構成】 レイアウトデータをゲートレベル記述に変換するフィードバックステップを設ける。
請求項（抜粋）：
状態遷移図、論理フローチャート、HDL等で記述された既存のデータベースを修正して新規な回路システムを作成し、又はこれらと別の方法で新規な回路システムのデータベースを作成し、回路システムを表すHDLを出力するデザインエントリーステップと、該デザインエントリーステップで得られたHDLを取り込み、これに対してライブラリー等との合成を行なって論理合成し、その内容のゲートレベル記述を出力する論理合成ステップと、該論理合成ステップで得られたゲートレベル記述に基づきマスクレイアウトデータを出力する配置配線ステップとからなるトップダウン方式のLSI設計方法において、上記マスクレイアウトデータを取り込んで、ライブラリー回路をセル化し、各セルをゲートレベル記述に変換しシステムを統一的なゲートレベル記述とするフィードバックステップを具備し、該フィードバックステップで得られたゲートレベル記述を上記配置配線ステップに取り込ませるようにしたことを特徴とするLSI設計方法。
引用特許：
前のページに戻る
