特許
J-GLOBAL ID：200903037704443460
マルチプレクサ相互接続を用いた高密度な消去可能型プログラマブル論理デバイスのアーキテクチャ
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
浜田 治雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106772
公開番号（公開出願番号）：特開平6-291641
出願日： 1992年04月24日
公開日（公表日）： 1994年10月18日
要約：
【要約】【目的】高速と低電力消費とを両立するプログラマブル論理デバイス(PLD)のアーキテクチャを得る。【構成】PLD100は複数のモジュール180、このモジュールを相互接続するグローバル相互接続アレイ(GIA)105、入力専用パッド175、入出力パッド155からなる。モジュールは、マルチプレクサ110、バッファ120、145,160、論理アレイブロック(LAB)130およびライン115,125,140,150および165から構成される。LABはEPROMアレイ、I/Oマクロセルと埋め込みマクロセルからなる(図示せず)。GIAでは選択されたライン160は所定のパターンでマルチプレクサの入力に接続され、マルチプレクサの出力はLAB内のマクロセルの入力に接続される。
請求項（抜粋）：
各々が複数の第2の信号のプログラマブル論理機能である複数の第1の信号、を生成するためのプログラマブル論理デバイスであって、複数の入力と、複数の第1の信号のそれぞれ一つを搬送する各出力を備える複数の出力とを各々が有する複数の論理アレイブロックと、各グローバル導体が複数の第2の信号のそれぞれ一つにより与えられる複数のグローバル導体と、グローバル導体のそれぞれ一つに接続される各入力を備える複数の入力と、論理アレイブロックのそれぞれ一つの入力に接続される出力とを各々が有する複数のマルチプレクサと、から構成されるプログラマブル論理デバイス。
引用特許：
前のページに戻る
