特許

J-GLOBAL ID：200903037729390948

半導体装置及びその製造方法

発明者： 古市 充寛
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-157855
公開番号（公開出願番号）：特開平10-335460
出願日： 1997年05月30日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】層間絶縁膜をCMPで平坦化する場合に、CMPで生じるマイクロスクラッチによる配線間ショートの発生を防ぐ半導体装置およびその製造方法の提供。【解決手段】CMPにて平坦な層間絶縁膜4-1を形成した後に、絶縁膜7を形成し、マイクロスクラッチ5を埋め込む。これにより、配線6を形成する際にマイクロスクラッチ5内への配線材料の入り込み(残り)が無くなり、配線間ショートを防ぐ。

請求項（抜粋）：

層間絶縁膜をCMP(chemical mechanical polishing;化学機械研磨)で平坦化する多層配線構造の半導体装置において、前記層間絶縁膜のマイクロスクラッチ(微細表面欠陥)を埋め込んで表面を平坦化するように絶縁膜が形成されている、ことを特徴とする半導体装置。

IPC (2件)：

H01L 21/768 ,  H01L 21/304 321

FI (2件)：

H01L 21/90 K ,  H01L 21/304 321 S

引用特許：

審査官引用 (1件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-284859   出願人：株式会社日立製作所