特許

J-GLOBAL ID：200903037733276289

半導体材料製の多層構造を製造するための方法

発明者： ジャン-ピエール、ラスキン ,  ディミトリ、レドラー ,  フランソワ、ブリュニエ
出願人/特許権者： エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ ,  ユニヴェルシテ カトリク ドゥ ルーヴェン
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公表公報
出願番号（国際出願番号）：特願2006-527512
公開番号（公開出願番号）：特表2007-507100
出願日： 2004年09月27日
公開日（公表日）： 2007年03月22日
要約：

本発明は、能動層と、支持層と、能動層と支持層の間の電気絶縁層とを備える、半導体材料製の多層構造を製造するための方法であって、構造支持層内の電気的損失を最小限に抑えるために、キャリア・トラップの密度および/または電気絶縁層内の電荷を修正することを含むことを特徴とする方法に関する。

請求項（抜粋）：

能動層と、支持層と、前記能動層と前記支持層の間の電気絶縁層とを備える、半導体材料製の多層構造を製造するための方法であって、前記構造支持層内の電気的損失を最小限に抑えるために、キャリア・トラップの密度および/または前記電気絶縁層内の電荷を修正することを含むことを特徴とする方法。

IPC (2件)：

H01L 21/02 ,  H01L 27/12

FI (1件)：

H01L27/12 B

引用特許：

審査官引用 (1件)

• 半導体部材、半導体装置およびそれらの製造方法
  公報種別：公開公報   出願番号：特願2001-107340   出願人：キヤノン株式会社