特許

J-GLOBAL ID：200903037739634322

マイクロコンピュータを備える半導体集積回路およびその試験方法

発明者： 岡野 伸洋
出願人/特許権者： シャープ株式会社
代理人 (1件)： 西教 圭一郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-221416
公開番号（公開出願番号）：特開平6-067919
出願日： 1992年08月20日
公開日（公表日）： 1994年03月11日
要約：

【要約】【目的】 試験専用の入力端子数を増加させないで試験を容易に行う。【構成】 CPU22がROM23のストア内容を読出すためのメモリ要求信号(/MREQ)の経路に、試験用回路26が挿入される。試験用回路26は、外部から与えられるテスト用クロック信号(CLK)に同期して、メモリ要求信号(/MREQ)の導出をCPU22がデータを読込む時点よりも早く終了させる。読出されたROM23のストア内容は、データバス25を介して外部に読出す。外部の試験装置からは、データバス25を介してデータがCPU22に与えられ、データ読込み時点で読込ませる。メモリ要求信号(/MREQ)などは外部から与える必要はないので、試験専用の入力端子数を減少させることができる。

請求項（抜粋）：

中央処理装置およびメモリを1つの半導体チップ上に集積したマイクロコンピュータを備える半導体集積回路において、中央処理装置からメモリに与えられる制御信号の経路に、通常動作時と試験時とで異なる入出力間時間特性を切換可能に有する試験用回路が挿入されることを特徴とするマイクロコンピュータを備える半導体集積回路。

引用特許：

審査官引用 (1件)

• 特開昭57-060447