特許

J-GLOBAL ID：200903037761742660

マルチプロセッサシステム及びそのアドレス解決方法

発明者： 青野 文雄
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-166723
公開番号（公開出願番号）：特開2000-003341
出願日： 1998年06月15日
公開日（公表日）： 2000年01月07日
要約：

【要約】【課題】 分散共有メモリ型のマルチプロセッサシステムにおいて、メモリ構成及びシステム構成を変更できるようにして、システムの柔軟な運用及び障害時の独立性を担保する。【解決手段】 アドレス解決テーブル120は、プロセッサから与えられたアドレスの上位部分により索引され、当該アドレスがいずれのセルのいずれのメモリモジュールに該当するかを出力する。ライト保護フラグ130は、他セルからのアクセスについてライトを許容するか否かを指示する。他セルからのライトが抑止されている状態で自セルにアクセスが発生するとアクセス例外信号161が論理積回路160から出力される。

請求項（抜粋）：

少なくとも一つのプロセッサ及びメモリを含むセルを複数有するマルチプロセッサシステムにおいて、指定されたアドレスがいずれのセルに含まれるメモリを指すものであるかを判別し、異なるセルに対するライトであれば抑止することを特徴とするマルチプロセッサシステム。

IPC (4件)：

G06F 15/16 370 ,  G06F 12/02 570 ,  G06F 12/06 530 ,  G06F 12/14 310

FI (4件)：

G06F 15/16 370 M ,  G06F 12/02 570 K ,  G06F 12/06 530 D ,  G06F 12/14 310 M

Fターム (11件)：

5B017AA02 ,  5B017BA01 ,  5B017BA04 ,  5B017BB03 ,  5B045DD01 ,  5B045DD07 ,  5B045JJ33 ,  5B060AA08 ,  5B060AA13 ,  5B060KA02 ,  5B060KA06

引用特許：

審査官引用 (4件)

• ファイリングシステム及びファイリングシステムに適用するオブジェクト検索方法
  公報種別：公開公報   出願番号：特願平7-340642   出願人：株式会社東芝
• 並列計算機におけるデータ転送制御方法
  公報種別：公開公報   出願番号：特願平7-307111   出願人：株式会社日立製作所
• 特開平3-132845
  
• 特開昭62-067665