特許
J-GLOBAL ID：200903037773208979
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-278685
公開番号（公開出願番号）：特開平7-130730
出願日： 1993年11月08日
公開日（公表日）： 1995年05月19日
要約：
【要約】【目的】 チップサイズを大きくすることなく良好な耐圧の得られる半導体装置およびその製造方法を提供する。【構成】 第1の電極層11と第2の電極層13とが形成されている。第1および第2の電極層11、13を覆うように無機系シリコン酸化膜15が形成されている。第1の電極層11の一部表面の上方であって、無機系シリコン酸化膜15の表面上には有機系シリコン酸化膜17が形成されている。無機系シリコン酸化膜15の有機系シリコン酸化膜17が形成されていない領域に第2の電極層13の一部表面を露出するスルーホール15aが形成されている。スルーホール15aを通じて第2の電極層13と接するように、かつ無機系および有機系シリコン酸化膜15、17とを介在して第1の電極層11と対向するように配線層19が形成されている。
請求項（抜粋）：
第1の導電層と、前記第1の導電層と異なる電圧を印加できる第2の導電層と、前記第1および第2の導電層上に形成され、前記第2の導電層の表面に達する孔を有する絶縁層と、前記孔を通じて前記第2の導電層と接し、かつ前記絶縁層を挟んで前記第1の導電層と対向するように前記絶縁層上に形成された第3の導電層とを備え、前記絶縁層は、前記孔が形成された領域において第1の厚みで形成されており、かつ前記第1および第3の導電層が対向する領域において第1の厚みより厚い第2の厚みで形成されている、半導体装置。
IPC (4件)：
H01L 21/316
, H01L 21/768
, H01L 27/04
, H01L 21/822
H01L 21/90 B
, H01L 27/04 D
