特許

J-GLOBAL ID：200903037784955377

薄膜半導体装置作製方法

発明者： 山崎 舜平 ,  坂間 光範 ,  深田 武
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平9-362545
公開番号（公開出願番号）：特開平11-177104
出願日： 1997年12月12日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】 積層形成を行うボトムゲート型の半導体装置の製造において、界面の汚染のうち特に従来の方法では除去できない炭素の一重結合を含む汚染物を除去し、清浄な界面を得る。【解決手段】 水素ラジカルならびに水素イオンなどの活性化した水素を、プラズマ法または触媒法によって形成し、それによって基板上の被積層形成面上の炭素の一重結合を含む汚染物を、そのラジカル等によってガス化して除去する。

請求項（抜粋）：

絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、前記半導体層を成膜する前に、被膜形成面上を、活性水素によって炭素汚染物を減少させることを特徴とする薄膜半導体装置作製方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/304 645

FI (2件)：

H01L 29/78 627 Z ,  H01L 21/304 645 C