特許

J-GLOBAL ID：200903037806796049

ピンドライバ/センサ基準電圧レベル設定装置

発明者： アーマガン エイ. エイカー ,  パトリック エル. ジェニングス
出願人/特許権者： シュルンベルジェ テクノロジーズ, インコーポレイテッド
代理人 (1件)： 小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-185331
公開番号（公開出願番号）：特開平5-203704
出願日： 1992年07月13日
公開日（公表日）： 1993年08月10日
要約：

【要約】 (修正有)【目的】 自動テスト装置(ATE)システムのピンドライバ及びピンセンサに対し、アナログ基準信号を発生する技術に関する。【構成】 単一のデジタル・アナログ変換器14と単一のアナログラインとを使用し、各ピンドライバ及び各ピンセンサ12に対する各高及び低基準電圧レベルに対するデジタル値はメモリ26,28内に格納される。この様なメモリ26,28は基準値毎に逐次的にアドレスされ、アナログ形態へ変換され、且つ一つの共通なアナログ配線に沿って複数個のサンプル・ホールド回路16へ供給される。複数個のサンプル・ホールド回路16がピンドライバ/センサアドレスと共通アナログ信号とを受取る。該アドレスは、複数個のサンプル・ホールド回路16のうちの一つをイネーブルさせ且つイネーブルされたサンプル・ホールド回路の一つの出力線のみを選択する。この様な出力線は与えられたピンドライバ又は与えられたピンセンサ12の与えられた基準端子(例えば、基準高又は基準低)へ結合されている。

請求項（抜粋）：

複数個のピンドライバ及びピンセンサの各々において高基準電圧レベルと低基準電圧レベルとを個別的に設定する装置において、前記複数個のピンドライバ及びピンセンサの各々は高基準電圧入力端と低基準電圧入力端とを具備しており、前記複数個のピンドライバ及びピンセンサの各々の各それぞれの高基準電圧入力端に対しデジタル高基準電圧値及び対応するピンドライバ/センサアドレスとを格納する手段が設けられており、前記格納手段は、更に、前記複数個のピンドライバ及びピンセンサの各々の各それぞれの低基準電圧入力端に対しデジタル低基準電圧値と対応するピンドライバ/センサアドレスとを格納し、前記それぞれの高基準電圧値又は前記低基準電圧値の一つと対応するピンドライバ/センサアドレスを出力するために前記格納手段をアドレスする手段が設けられており、前記格納手段から出力された基準電圧値のシーケンスを受取りそれぞれアナログ基準電圧レベルへ変換するデジタル・アナログ変換器が設けられており、前記シーケンスはアナログ高基準電圧レベル及びアナログ低基準電圧レベルへそれぞれ変換される高基準電圧値及び低基準電圧値を有しており、各それぞれのアナログ高及び低基準電圧レベルを順次受取る共通信号経路画定手段が設けられており、前記シーケンスのアナログ基準電圧レベル及び対応するシーケンスの前記ピンドライバ/センサアドレスを受取る前記アナログ信号経路画定手段へ共通結合された複数個のサンプリング手段が設けられており、前記複数個のサンプリング手段の各々は複数個の出力線を有しており、前記複数個の出力線のうちの第一出力線がピンドライバ高基準電圧入力端へ結合されており、第二出力線がピンドライバ低基準電圧入力端へ結合しており、第三出力線がピンセンサ高基準電圧入力端へ結合しており、且つ第四出力線がピンセンサ低基準電圧入力端へ結合しており、前記対応するシーケンスのピンドライバ/センサアドレスの第一ピンドライバ/センサアドレスが前記複数個のサンプリング手段のうちの一つの出力線を選択し、アナログ高基準電圧レベルに対しては、前記1出力線が前記第一又は第三出力線のうちの一つであり、且つアナログ低基準電圧レベルの場合には、前記一つの出力線が前記第二又は第四出力ラインのうちの一つであることを特徴とする装置。