特許

J-GLOBAL ID：200903037827497165

半導体メモリ装置

発明者： 岡本 裕
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平3-345979
公開番号（公開出願番号）：特開平5-183129
出願日： 1991年12月27日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】 P-TFTにおけるオフ電流の低減とSRAMのソフトエラー耐性に通じる結合容量の増大化を容易に両立できるようにする。【構成】 一対のドライバトランジスタと該ドライバトランジスタ上に夫々記憶ノードを接続点として積層された一対のP-TFT(T1 )からなる負荷によりなるフリップフロップ回路と、一対のアクセストランジスタとからメモリセルが構成されたCMOS型SRAMにおいて、P-TFT(T1 )の活性層Ac1 中、少なくともドレイン領域11Dに接する部分(ドレイン端a)の幅wを、それ以外の領域(チャネル領域11C、ソース領域11S)よりも狭く形成して構成する。

請求項（抜粋）：

一対のドライバトランジスタと該ドライバトランジスタ上に夫々記憶ノードを接続点として積層された一対の半導体薄膜トランジスタからなる負荷によりなるフリップフロップ回路と、一対のアクセストランジスタとからメモリセルが構成された半導体メモリ装置において、上記半導体薄膜トランジスタの活性層中、少なくともドレイン領域に接する幅を、それ以外の領域よりも狭く形成されていることを特徴とする半導体メモリ装置。

IPC (2件)：

H01L 27/11 ,  H01L 29/784

FI (2件)：

H01L 27/10 381 ,  H01L 29/78 311 S