特許
J-GLOBAL ID：200903037831796517
逐次比較A/D変換器
発明者：
出願人/特許権者：
代理人 (1件)：
足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願平11-032828
公開番号（公開出願番号）：特開2000-232359
出願日： 1999年02月10日
公開日（公表日）： 2000年08月22日
要約：
【要約】【課題】 電荷再分配型の逐次比較A/D変換器において、逐次比較動作時に、荷重容量回路からの電荷抜け及び電荷の誤注入を発生させることなくA/D変換を行うことができ、しかも、A/D変換を高速に行うことができるようにする。【解決手段】 荷重容量回路内の全コンデンサに、アナログ入力信号Vinと基準電位Vref との電位差に対応した電荷を充電し(サンプリング)、その後、各コンデンサの開放端への接続先を正極側電源線AVDD及び負極側電源線AVSSのいずれにするかを、容量の大きいコンデンサから順に確定してゆく逐次比較制御を行い、VinのA/D変換値を求めるA/D変換器において、サンプリング動作の前に、Vinが、電源線AVDD-AVSS間の中間電位Voよりも大きいか否かを判定し、その判定結果に基づき、Vin>Voであれば、基準電位Vref を中間電位Voよりも高い第1電位VHに設定し、Vin≦Voであれば、基準電位Vref を中間電位Voよりも低い高い第2電位VLに設定する。
請求項（抜粋）：
一端が互いに接続されたn+1個の容量素子を備え、n個の容量素子が、夫々、基準容量を2の累乗値(20 ,21 ,22 ...)にて重み付けした容量に設定され、残りの容量素子が基準容量に設定された荷重容量回路と、該荷重容量回路を構成する全容量素子の一端を互いに接続した接続点の電位と、基準電位とを大小比較する比較器と、該比較器の入力に接続される前記各容量素子の接続点と前記基準電位の入力経路とを、導通・遮断するためのアナログスイッチと、該アナログスイッチをオンして前記接続点に基準電位を印加し、前記各容量素子の前記接続点とは反対側の開放端にアナログ入力信号を印加することにより、前記荷重容量回路内の全容量素子に、前記アナログ入力信号と前記基準電位との電位差に対応した電荷を蓄積させるサンプリング制御を行い、その後、前記アナログスイッチをオフして前記接続点への基準電位の印加を遮断した状態で、前記荷重容量回路において容量が2の累乗値にて重み付けされたn個の容量素子に対して、容量が最も大きい容量素子側から順に対象となる容量素子を変更しつつ、対象となる容量素子の開放端に直流電源の正極側を接続し、接続先が未確定の容量素子の開放端に直流電源の負極側を接続することにより、各容量素子に蓄積された電荷の再分配を行い、そのとき得られる前記比較器からの出力信号に基づき、前記接続点の電位が前記基準電位に近づくように、対象となる容量素子の開放端への接続先を前記直流電源の正極側又は負極側に確定してゆく逐次比較制御を行う制御回路と、を備え、前記制御回路の動作によって確定したn個の容量素子の開放端への直流電源の接続状態に対応したデジタル値を、前記アナログ入力信号のA/D変換値として出力する電荷再分配型の逐次比較A/D変換器において、前記アナログ入力信号が、前記直流電源の正極側電位と負極側電位と間の中心となる中間電位よりも大きいか否かを判定する判定回路と、前記基準電位として、前記中間電位と前記正極側電位との間の第1電位、及び、前記中間電位と前記負極側電位との間の第2電位、のいずれかを選択的に出力可能な基準電位発生回路と、を備え、前記制御回路は、前記判定回路による判定結果に基づき、前記基準電位発生回路から出力される基準電位を、アナログ入力信号が前記中間電位よりも高い場合には前記第1電位、アナログ入力信号が中間電位よりも低い場合には前記第2電位となるよう設定した後、前記サンプリング制御及び前記逐次比較制御を行うことを特徴とする逐次比較A/D変換器。
IPC (2件)：
FI (2件)：
Fターム (10件)：
5J022AA02
, 5J022AB04
, 5J022BA01
, 5J022BA10
, 5J022CA10
, 5J022CE01
, 5J022CF01
, 5J022CF02
, 5J022CF07
, 5J022CF08
