特許

J-GLOBAL ID：200903037835275759

半導体装置の製造方法

発明者： 清利 正弘 ,  山崎 壮一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-217225
公開番号（公開出願番号）：特開2003-031688
出願日： 2001年07月17日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】キャパシタの円柱形状の下部電極を電解めっき法により形成する際、下部電極に接続するコンタクトプラグの酸化を抑制すると共に、下部電極倒れを防止される構造を形成する。【解決手段】前記層間絶縁膜及びコンタクトプラグ上に絶縁体からなるシリコン窒化膜109を形成する工程と、シリコン窒化膜109上にルテニウム膜110を形成する工程と、ルテニウム膜110上に絶縁体からなるシリコン酸化膜111を形成する工程と、シリコン窒化膜109,ルテニウム膜110,及びシリコン酸化膜111を貫通する開口部112を形成する工程と、開口部112内に電解めっき法によって、電極材を埋め込み下部電極113を形成する工程と、シリコン酸化膜111を選択的に除去する工程と、シリコン窒化膜109上のルテニウム膜110を除去する工程とをふくむ。

請求項（抜粋）：

半導体基板上に、層間絶縁膜と、該層間絶縁膜を貫通するホール内に埋め込まれたコンタクトプラグとを形成する工程と、前記層間絶縁膜及びコンタクトプラグ上に、絶縁体からなる電極支持層を形成する工程と、前記電極支持層上に導体膜を形成する工程と、前記導体膜上に絶縁体からなる鋳型層を形成する工程と、前記鋳型層、導体膜、電極支持層を貫通し、前記コンタクトプラグの表面が露出する開口部を形成する工程と、前記開口部内に電解めっき法によって、電極材を埋め込み下部電極を形成する工程と、前記下部電極を残しつつ、前記鋳型層を選択的に除去する工程と、前記電極支持層上の導体膜を除去する工程と、前記下部電極の表面に、金属酸化物からなるキャパシタ絶縁膜と上部電極とを順次形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/8242 ,  C25D 5/02 ,  C25D 7/12 ,  H01L 21/288 ,  H01L 27/105 ,  H01L 27/108

FI (6件)：

C25D 5/02 B ,  C25D 7/12 ,  H01L 21/288 E ,  H01L 27/10 621 B ,  H01L 27/10 651 ,  H01L 27/10 444 B

Fターム (56件)：

4K024AA12 ,  4K024AB01 ,  4K024AB15 ,  4K024AB19 ,  4K024BA11 ,  4K024BB12 ,  4K024FA05 ,  4K024GA16 ,  4M104AA01 ,  4M104BB01 ,  4M104DD02 ,  4M104DD04 ,  4M104DD08 ,  4M104DD19 ,  4M104DD26 ,  4M104DD37 ,  4M104DD52 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104FF14 ,  4M104FF16 ,  4M104FF22 ,  4M104GG09 ,  4M104GG16 ,  4M104GG19 ,  4M104HH13 ,  4M104HH20 ,  5F083AD10 ,  5F083AD42 ,  5F083AD48 ,  5F083ER02 ,  5F083GA27 ,  5F083JA02 ,  5F083JA14 ,  5F083JA17 ,  5F083JA32 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083JA56 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR00 ,  5F083PR03 ,  5F083PR05 ,  5F083PR09 ,  5F083PR21 ,  5F083PR22 ,  5F083PR36 ,  5F083PR40