特許

J-GLOBAL ID：200903037849481351

金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路

発明者： 豊山 愼治 ,  佐藤 雄一
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-366946
公開番号（公開出願番号）：特開2001-186007
出願日： 1999年12月24日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】 アクティブ状態時のオフ電流を小さくし、スタンバイ状態の時のオフ電流をさらに小さくする。【解決手段】 選択回路22は、Select信号によって、NMOSトランジスタ21のゲート端子23あるいは基板電圧端子24を半導体基板(またはウェル)25に切り換え接続する。その際に、基板電圧端子24の電圧Vstbをオフ時のゲート電圧Vgよりも小さく設定する。こうして、アクティブ状態時に、半導体基板(あるいはウェル)25をゲート端子23に接続すればオフ電流を10-10A/μmに小さくできる。また、スタンバイ状態時に、基板電圧端子24を半導体基板(またはウェル)25に接続すればオフ電流を10-12A/μmに更に小さくするできる。こうして、スタンバイ時のリーク電流を抑えると共に、アクティブ時に電源電圧端子から接地電圧端子へ流れるリーク電流を抑えることができる。

請求項（抜粋）：

金属酸化膜半導体トランジスタが形成されている半導体基板またはウェルを、上記金属酸化膜半導体トランジスタのゲート端子と上記半導体基板またはウェル用の基板電圧端子との何れか一方に電気的に切り換え接続する切換え手段を備えたことを特徴とする金属酸化膜半導体トランジスタ回路。

IPC (7件)：

H03K 19/094 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 3/037 ,  H03K 3/3562

FI (6件)：

H03K 3/037 B ,  H03K 19/094 D ,  H01L 27/04 M ,  H01L 27/08 321 B ,  H01L 27/08 321 L ,  H03K 3/356 C

Fターム (28件)：

5F038DF01 ,  5F038DF17 ,  5F038EZ20 ,  5F048AA07 ,  5F048AB03 ,  5F048AB04 ,  5F048AB10 ,  5F048AC03 ,  5F048BB14 ,  5F048BE09 ,  5J034AB03 ,  5J034CB01 ,  5J034DB08 ,  5J043AA03 ,  5J043HH01 ,  5J043JJ08 ,  5J043KK06 ,  5J056AA03 ,  5J056BB17 ,  5J056BB49 ,  5J056CC14 ,  5J056DD13 ,  5J056DD29 ,  5J056EE03 ,  5J056EE04 ,  5J056EE07 ,  5J056FF08 ,  5J056HH00