特許

J-GLOBAL ID：200903037870425496

コンデンサ内蔵配線板

発明者： 三代 英治 ,  高田 理映 ,  安陪 光紀 ,  中島 奈々
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-320258
公開番号（公開出願番号）：特開平8-181453
出願日： 1994年12月22日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】 コンデンサをセラミック積層配線基板内に設けたコンデンサ内蔵配線板に関し、容量偏差が小さい内蔵コンデンサを備えたコンデンサ内蔵配線板を提供する。【構成】 第1のセラミックシート1-1 の上面に形成された下部電極10と、下部電極10の上面に形成された誘電体層30と、誘電体層30の上面に形成された主電極20と、誘電体層30の上面に主電極20に並列して形成された面積が一定比率で順次小さい複数の副電極と、最上層のセラミックシートの上面に形成された下部電極対応パターン15,主電極対応パット,複数の副電極対応パッドと、最上層のセラミックシート1-nの上面に形成された上部電極対応パターン25とを備え、上部電極対応パターン25は主電極対応パット及び副電極対応パッドの中から選択された1つ又は複数のパットにボンディングワイヤ8を介して接続されるものとする。

請求項（抜粋）：

セラミック積層配線基板の第1のセラミックシートの上面に形成された下部電極と、該下部電極の上面に形成された誘電体層と、該誘電体層の上面に形成された、面積が該下部電極の面積よりも小さい主電極と、該誘電体層の上面に該主電極に並列して形成された、面積が該主電極の面積よりも一定比率で順次小さい複数の副電極と、該セラミック積層配線基板の最上層のセラミックシートの上面に形成された、ビアを介して該下部電極に接続されてなる下部電極対応パターンと、該最上層のセラミックシートの上面に形成された、ビアを介して該主電極に接続されてなる主電極対応パッドと、該最上層のセラミックシートの上面に配列形成された、ビアを介してそれぞれの該副電極に接続されてなる複数の副電極対応パッドと、該最上層のセラミックシートの上面に形成された上部電極対応パターンとを備え、該上部電極対応パターンは、該主電極対応パッド及び副電極対応パッドの中から選択した1つ又は複数のパッドに、ボンディングワイヤを介して接続されるものであることを特徴とするコンデンサ内蔵配線板。

IPC (5件)：

H05K 3/46 ,  H01G 4/12 391 ,  H01L 21/60 301 ,  H05K 1/03 610 ,  H05K 1/16