特許
J-GLOBAL ID：200903037887901763
情報記録再生装置におけるバッファメモリ
発明者：
出願人/特許権者：
代理人 (1件)：
今間 孝生
公報種別：公開公報
出願番号（国際出願番号）：特願平6-158110
公開番号（公開出願番号）：特開平8-006842
出願日： 1994年06月15日
公開日（公表日）： 1996年01月12日
要約：
【要約】【目的】 構成が簡単で動作速度の早い情報記録再生装置におけるバッファメモリを提供する。【構成】 書込み列アドレス、書込み行アドレスと、読出し列アドレスと、読出し行アドレス等のアドレス信号とが、アドレスマルチプレクサ40で時分割多重化されたアドレス信号としてD-RAM31に与え、間欠的に行なわれるデータの書込みは、行アドレスのビット数をnとしたときに、n≦mの関係にある2のm乗ビットのデータ量毎のデジタルデータで行なう。書込み禁止期間から書込み許容期間に変化したときには、書込み行アドレスカウンタの計数値を零にプリセットさせる。書込み行アドレス信号は、D-RAMに対するデータの書込み許容期間には、書込み行アドレス信号とし、データの書込み禁止期間にはリフレッシュアドレス信号とする。データの書込み許容期間には、順次のメモリサイクルが書込み動作と読出し動作とによって形成され、データの書込み禁止期間には、順次のメモリサイクルがリフレッュ動作と読出し動作とによって形成されるようにする。
請求項（抜粋）：
時間軸上で間欠的に記録媒体から再生したデジタルデータを、ダイナミック・ランダム・アクセス・メモリを用いたバッファメモリを含んで構成されている信号再生処理部分によって連続的な再生信号として出力させるようにしてある情報記録再生装置において、それぞれ、上位アドレスと下位アドレスとに分けた状態の書込みアドレス信号と読出しアドレス信号とが時分割多重化信号として供給されている前記のバッファメモリに対して間欠的に行なわれるデジタルデータの書込みが、前記した上位アドレスと下位アドレスとに分けた状態における下位アドレスのビット数をnとしたときに、n≦mの関係にある2のm乗ビットのデータ量毎のデジタルデータによって行なわれるようにする手段と、前記した下位アドレスのnビットをリフレッシュアドレスとして使用する手段と、バッファメモリに対してデジタルデータの書込みが行なわれる期間における順次のメモリサイクルは、書込み動作と読出し動作とによって形成され、またバッファメモリに対してデジタルデータの書込みが行なわれない期間における順次のメモリサイクルは、リフレッシュ動作と読出し動作とによって形成されるようにする手段、書込みアドレス信号における下位アドレスの信号部分の発生手段とリフレッシュアドレス信号の発生手段とを共用させる手段とを備えてなる情報記録再生装置におけるバッファメモリ。
IPC (3件)：
G06F 12/00 550
, G11B 20/10
, H04N 5/937
