特許
J-GLOBAL ID:200903037897524704

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 西野 卓嗣
公報種別:公開公報
出願番号(国際出願番号):特願平5-264952
公開番号(公開出願番号):特開平7-122656
出願日: 1993年10月22日
公開日(公表日): 1995年05月12日
要約:
【要約】【目的】SAMOSを有する半導体装置の製造方法の改善に関する。【構成】半導体層(21)の上に第一の絶縁膜(22)を介して第一の半導体膜(23)と酸化防御膜(24)を形成し、酸化防御膜(24)をパターニングして開口(27)を形成し、酸化防御膜(24)をマスクにして、開口(27)から露出した第一の半導体膜(23)の表面を熱酸化して絶縁性の選択酸化膜(28)を形成し、酸化防御膜(24)及び選択酸化膜(28)をマスクにして第一の半導体膜(23)をエッチングし、選択酸化膜(28)の下に残存した第一の半導体膜(22)をフローティングゲート(29)とし、少なくとも選択酸化膜(28)の上とフローティングゲート(29)の側部に、第二の絶縁膜(30)を介してコントロールゲート(31)を形成し、フローティングゲート(29)の両側にある半導体層(21)に不純物拡散領域(32,33)を形成すること。
請求項(抜粋):
半導体層(21)の上に第一の絶縁膜(22)を介して第一の半導体膜(23)と耐酸化性膜(24)を形成する工程と、前記耐酸化性膜(24)をパターニングして開口(27)を形成する工程と、前記耐酸化性膜(24)をマスクにして、前記開口(27)から露出した前記第一の半導体膜(22)の表面を熱酸化して絶縁性の選択酸化膜(28)を形成する工程と、前記耐酸化性膜(24)及び前記選択酸化膜(28)をマスクにして前記第一の半導体膜(23)をエッチングし、前記選択酸化膜(28)の下に残存した前記第一の半導体膜(23)をフローティングゲート(29)とする工程と、少なくとも前記選択酸化膜(28)の上と前記フローティングゲート(29)の側部に、第二の絶縁膜(30)を介してコントロールゲート(31)を形成し、前記フローティングゲート(29)の両側にある前記半導体層(21)に不純物拡散領域(32,33)を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

前のページに戻る