特許
J-GLOBAL ID：200903037907742470
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-351532
公開番号（公開出願番号）：特開平7-202146
出願日： 1993年12月29日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】 微細化に伴うゲート抵抗増加が招く回路動作速度の劣化を抑えることのできる半導体集積回路を提供することにある。【構成】 Pチャネル型MOSトランジスタ群101、及びNチャネル型MOSトランジスタ群102から構成された基本セル103において、該基本セル103を構成する全てのMOSトランジスタのゲート幅を5μm以下とし、そのゲート電極108a,108b,109a,109bを、該MOSトランジスタのソースまたはドレイン拡散層領域106a,106c,107a,107cの周囲を囲む形状とし、かつ電気的に閉ループを形成するようにした。
請求項（抜粋）：
Pチャネル型MOSトランジスタ群、及びNチャネル型MOSトランジスタ群から構成されたCMOSトランジスタ群を含む複数の基本セルを有するゲートアレイまたはスタンダードセル方式の半導体集積回路において、該基本セルを構成する全てのMOSトランジスタのゲート幅が5μm以下であり、そのゲート電極が、該MOSトランジスタのソースまたはドレイン拡散層領域の周囲を囲む形状であり、かつ電気的に閉ループを形成するようにしたことを特徴とする半導体集積回路。
IPC (3件)：
H01L 27/118
, H01L 21/8238
, H01L 27/092
H01L 21/82 M
, H01L 27/08 321 J
