特許

J-GLOBAL ID：200903037909761901

電界効果トランジスタ及びその製造方法

発明者： 三 原 正 勝 ,  高 田 賢 治 ,  西 堀 一 弥 ,  北 浦 義 昭
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-065847
公開番号（公開出願番号）：特開平11-265896
出願日： 1998年03月16日
公開日（公表日）： 1999年09月28日
要約：

【要約】【課題】 従来のFETの構造を修正し、チャネル領域直下の正孔の蓄積を抑制しつつ、基板電流も抑制することにより、線形性を劣化させずに短ゲート化を実現することにより、アナログ信号処理に用いて好適な電界効果トランジスタおよびその製造方法を提供することを目的とする。【解決手段】 チャネル領域と、p型埋め込み領域との間に、実質的にn型のチャネル領域としてもp型の埋め込み領域としても作用しない「非活性領域」を設ける。このような非活性領域を設けることにより、キンクの発生と基板リーク電流の発生とを効果的に抑制することができ、高周波数帯でのアナログ信号処理に応用することができる。

請求項（抜粋）：

半導体基板の表面部分において第1導電型の不純物が導入された第1の領域と、前記半導体基板の前記第1の領域の下に設けられ第2導電型の不純物が導入された領域と、を備え、前記第1の領域において実質的に前記第1導電型のチャネル領域として作用する第1の部分と、前記第2の領域において実質的に前記第2導電型の埋め込み領域として作用する第2の部分と、前記第1の部分と前記第2の部分との間に介在し、実質的に前記第1導電型の半導体として作用せず、実質的に前記第2導電型の半導体としても作用しない第3の部分と、が形成されてなることを特徴とする電界効果トランジスタ。

IPC (4件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/265 ,  H01L 29/872

FI (4件)：

H01L 29/80 B ,  H01L 21/265 601 S ,  H01L 29/48 F ,  H01L 29/48 H