試験回路を内蔵したメモリー用半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：米澤明 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-090912
公開番号（公開出願番号）：特開平5-274899
出願日： 1992年04月10日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】メモリー用半導体集積回路に試験用回路を基板の面積を増加することなく形成する。【構成】メモリー用半導体集積回路において、試験用一括書き込み回路の一括書き込み信号伝送線、一括比較回路用の状態検出用信号伝送線、および試験回路の信号処理用トランジスタを、メモリーを構成する素子もしくはメモリーを構成する素子上に形成した導電層、半導体層、絶縁層からなる薄膜トランジスタから構成した。【効果】基板面積を増大することなく高速の試験ができる。

請求項（抜粋）：

メモリー用半導体集積回路において、試験用一括書き込み回路の一括書き込み信号伝送線、一括比較回路用の状態検出用信号伝送線、および試験回路の信号処理用トランジスタを、メモリーを構成する素子もしくはメモリーを構成する素子上に形成した導電層、半導体層、絶縁層により形成したことを特徴とする試験回路を内蔵したメモリー用半導体集積回路。

IPC (5件)：

G11C 29/00 303 , G01R 31/28 , G11C 17/00 , H01L 21/66 , H01L 27/10 481

引用特許：

審査官引用 (3件)

特開昭62-169355
特開昭61-260668
特開平1-253266

前のページに戻る