特許

J-GLOBAL ID：200903037941538637

リソグラフィ工程のシミュレーション方法

発明者： 安 昌男 ,  金 煕範
出願人/特許権者： 現代電子産業株式会社
代理人 (1件)： 荒船 博司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-360769
公開番号（公開出願番号）：特開平10-209041
出願日： 1997年12月26日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】 本発明は、半導体素子の製造時利用されるリソグラフィ工程のシミュレーション方法でレジスト工程を含む全工程をシミュレーションせずとも工程を代表することができるようにするものである。【解決手段】 空間イメージに簡単なモデルを設定して拡散した空間イメージ(Diffused Aerial Image Model:DAIM)を求め、これをスレッショルド・モデルと接合させレジスト・パターンの大きさを予測できるようにするものである。

請求項（抜粋）：

リソグラフィ工程のシミュレーション方法において、Iライン用レジスト工程で露光装備条件、及びマスク・レイアウトを入力させ空間イメージ(I0)を求める段階と、露光工程でレジストから発生するAcidの分布と、前記空間イメージを等しく取り扱い、PEB(Post Expose Bake)工程で前記Acidが拡散されるのを考慮して拡散した空間イメージを求める段階と、前記拡散された空間イメージのスレッショルド・モデルを適用してパターンの大きさを予測する段階と、でなることを特徴とするリソグラフィ工程のシミュレーション方法。

IPC (5件)：

H01L 21/027 ,  G01R 31/26 ,  G03F 7/004 503 ,  H01J 37/305 ,  H01L 21/00

FI (5件)：

H01L 21/30 502 G ,  G01R 31/26 ,  G03F 7/004 503 Z ,  H01J 37/305 ,  H01L 21/00