特許

J-GLOBAL ID：200903037944777403

半導体装置及びその製造方法

発明者： 横山 明弘
出願人/特許権者： 富士ゼロックス株式会社
代理人 (1件)： 中村 智廣 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-227822
公開番号（公開出願番号）：特開平6-061487
出願日： 1992年08月05日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 微細化や内部電圧増加に対して、LDD構造特有の劣化現象を発生させることなく、ホットキャリアによる劣化現象を防止することができる半導体装置とその製造方法を提供する。【構成】 ゲート電極3が、シリコン基板1表面に形成される断面逆かまぼこ形状の凹陥部8を多結晶シリコン層12で埋設した形態のものである半導体装置である。この半導体装置は、シリコンゲート-コプラナ法における素子間分離用フィールド酸化膜2を形成する際に同時に、基板1表面のゲード電極形成領域yに酸化膜10を形成した後、その酸化膜10のみを除去して基板1に断面逆かまぼこ形状の凹陥部8を形成せしめ、次いで、順次形成したゲート酸化膜4及び多結晶シリコン膜12を所定位置までエッチバックして凹陥部8を埋設する多結晶シリコン層12からなるゲート電極3を形成し、しかる後、不純物のイオン注入を行ってソース/ドレイン領域5を形成することにより製造される。

請求項（抜粋）：

ゲート電極が、シリコン基板表面に形成される断面逆かまぼこ形状の凹陥部を多結晶シリコン層で埋設した形態のものであることを特徴とする半導体装置。