特許

J-GLOBAL ID：200903038007608848

主メモリ・コントローラとバックアップ・メモリ・コントローラとの間におけるデータ・コヒーレンシの維持

発明者： フェイ・チョン,ジュニアー
出願人/特許権者： サン・マイクロシステムズ・インコーポレーテッド
代理人 (1件)： 社本 一夫 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-295792
公開番号（公開出願番号）：特開平10-207782
出願日： 1997年10月28日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】 ホスト・プロセッサ及びメモリ・コントローラの負担の軽減。【解決手段】 ホスト・プロセッサ210、メモリ240および相互接続部を有するフォールト・トレラント・メモリ制御システム200は、主メモリ・コントローラ220と相互接続部に結合されたタップを有するバックアップ・メモリ・コントローラ230とを含む。データはデータ・パケットの形でホスト・プロセッサ210からメモリ240へ転送される。主メモリ・コントローラ220は、動作可能な状態にある場合、主経路282を通じてデータをメモリ240に送る。主メモリ・コントローラ220が故障の場合、バックアップ・メモリ・コントローラ230はバックアップ経路284を通じてのデータ転送を完了する。

請求項（抜粋）：

ホスト・プロセッサ、主メモリ・コントローラ、バックアップ・メモリ・コントローラ、少なくとも1つのメモリおよび相互接続部を有し、前記ホスト・プロセッサが前記相互接続部を通じて前記主コントローラおよび前記バックアップ・コントローラに結合されているフォールト・トレラント・コンピュータ・システムにおける、前記主メモリ・コントローラと前記バックアップ・メモリ・コントローラとの間でデータ・コヒーレンシを維持する方法であって、前記相互接続部を通じて前記ホスト・プロセッサから前記主メモリ・コントローラにデータ・パケットを送るステップと、前記データ・パケットを前記主メモリ・コントローラのキャッシュに格納するステップと、前記相互接続部をタップして、前記データ・パケットが前記相互接続部を通じて前記ホスト・プロセッサから前記主メモリ・コントローラに送られている際に前記バックアップ・メモリ・コントローラのために前記データ・パケットのバックアップ・コピーを得るステップと、前記データ・パケットの前記バックアップ・コピーを前記バックアップ・メモリ・コントローラのキャッシュに格納するステップと、を含む方法。

IPC (3件)：

G06F 12/16 310 ,  G06F 3/06 304 ,  G06F 11/20 310

FI (3件)：

G06F 12/16 310 J ,  G06F 3/06 304 F ,  G06F 11/20 310 C