特許
J-GLOBAL ID：200903038042650091
スパッタリング装置用電源装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-035899
公開番号（公開出願番号）：特開平10-298755
出願日： 1998年02月18日
公開日（公表日）： 1998年11月10日
要約：
【要約】【課題】 スパッタリング装置における連続ア-ク放電の発生を低減させること。【解決手段】 逆電圧パルスを印加して、ア-ク放電を防止する回路において、逆電圧パルス印加終了後、ア-ク放電検出手段23によりア-ク放電の発生が検出された場合に1〜10μs以内に逆電圧発生手段12で発生させた逆電圧をスパッタ源に印加して連続ア-ク放電の発生確率を低下させるとともに、スパッタ源14に直列に接続したダイオ-ドD10、このダイオードD10に並列に接続した抵抗r10により逆電圧印加時の電流を制限して逆方向ア-ク放電による連続ア-ク放電を低減させる。
請求項（抜粋）：
接地した真空槽内に不活性ガスを導入し、この真空槽内に配置したスパッタ源に負の電圧を印加して、スパッタリングを行うスパッタリング装置において、上記スパッタ源に直流電圧を印加するための直流電源と、上記スパッタリング中に発生するア-ク放電の発生を停止させるために、上記スパッタ源に逆電圧を印加するための逆電圧発生手段と、上記逆電圧発生手段で発生された逆電圧を上記スパッタ源に印加するスイッチ手段と、上記真空槽内のア-ク放電の発生を検出するア-ク放電検出手段と、このア-ク放電検出手段によりア-ク放電の発生が検出された場合には、上記スイッチ手段を設定時間オンさせて、上記逆電圧発生手段から発生された逆電圧を上記スパッタ源に印加するための逆電圧印加手段と、上記ア-ク放電検出手段により上記ア-ク放電の発生が検出された場合には、上記逆電圧発生手段で発生された逆電圧を上記スパッタ源に設定時間印加し、その印加が終了した後、上記ア-ク放電検出手段によりア-ク放電の発生が再度検出された場合には、1〜10μS以内に上記逆電圧発生手段で発生された逆電圧を上記スパッタ源に印加する逆電圧印加制御手段とを具備したことを特徴とするスパッタリング装置用電源装置。
IPC (2件)：
FI (3件)：
C23C 14/34 T
, C23C 14/34 U
, H01L 21/203 S
