特許

J-GLOBAL ID：200903038045170392

半導体装置およびその製造方法

発明者： 前田 圭一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願2000-093387
公開番号（公開出願番号）：特開2001-284355
出願日： 2000年03月30日
公開日（公表日）： 2001年10月12日
要約：

【要約】【課題】 配線溝や接続孔内の導電材料の酸化、および導電材料が絶縁膜に拡散することによるリークの発生を抑制するとともに、層間容量の増加を抑制する。【解決手段】 配線溝3の内部に溝配線6を埋め込む。それぞれの溝配線6の上部に互いにほぼ等しい深さを有するリセス7を形成する。リセス7は、アンモニアやキレート剤を用いた化学的エッチング法により溝配線6の表面を選択的に除去する方法、溝配線6の表面にダメージ層を形成し、このダメージ層を増速エッチ効果を利用して化学的エッチング法により選択的に除去する方法、または、溝配線6の表面に酸化層を形成し、この酸化層を化学的エッチング法によって除去する方法により形成する。リセス7の内部に選択的に酸化防止膜を形成する。

請求項（抜粋）：

基板に設けられた複数の凹部の内部にそれぞれ導電材料が埋め込まれた半導体装置の製造方法において、上記複数の凹部の内部に第1の導電材料を埋め込む工程と、上記複数の凹部の内部に埋め込まれた上記第1の導電材料の表面に、互いにほぼ等しい深さのリセスを形成する工程と、上記リセスの内部に選択的に酸化防止膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

FI (2件)：

H01L 21/88 K ,  H01L 21/88 B

Fターム (47件)：

5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033MM01 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033MM15 ,  5F033NN03 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP22 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ20 ,  5F033QQ48 ,  5F033QQ59 ,  5F033QQ89 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033SS01 ,  5F033SS02 ,  5F033SS15 ,  5F033XX20 ,  5F033XX28 ,  5F033XX31