特許

J-GLOBAL ID：200903038063659617

基準電圧回路

発明者： 池田 益英
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-331251
公開番号（公開出願番号）：特開2002-140124
出願日： 2000年10月30日
公開日（公表日）： 2002年05月17日
要約：

【要約】【課題】 簡易な構成であっても、電源電圧の変動による影響を受けずに所望の基準電圧を得ることができる基準電圧回路の提供。【解決手段】 デプレッション型のPMOSトランジスタQ1とエンハンスメント型のPMOSトランジスタQ2とが、電源ライン1、2間に直列に接続されている。PMOSトランジスタQ1は、そのゲート電極がP型不純物を含んだポリシリコンで形成されるとともにそのソース電極と接続されている。PMOSトランジスタQ2は、そのゲート電極がN型不純物を含んだポリシリコンで形成されるとともにそのドレイン電極に接続されている。そして、PMOSトランジスタQ1のしきい値電圧とPMOSトランジスタQ2のしきい値電圧との差に応じた電圧を、両MOSトランジスタの共通接続部に基準電圧として発生するようになっている。

請求項（抜粋）：

デプレッション型の第1のPMOSトランジスタとエンハンスメント型の第2のPMOSトランジスタとを直列に接続し、前記第1のPMOSトランジスタのゲート電極は、P型不純物を含んだポリシリコンで形成するとともにそのソース電極と接続し、前記第2のPMOSトランジスタのゲート電極は、N型不純物を含んだポリシリコンで形成するとともにそのドレイン電極と接続し、前記第2のPMOSトランジスタのしきい値電圧と前記第1のPMOSトランジスタのしきい値電圧との差に応じた電圧を、前記両MOSトランジスタの共通接続部に基準電圧として発生するようにしたことを特徴とする基準電圧回路。

IPC (4件)：

G05F 3/24 ,  H01L 21/8236 ,  H01L 27/088 ,  H03F 1/30

FI (3件)：

G05F 3/24 B ,  H03F 1/30 B ,  H01L 27/08 311 D

Fターム (36件)：

5F048AB08 ,  5F048AC02 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BE04 ,  5H420NA16 ,  5H420NA17 ,  5H420NB02 ,  5H420NB14 ,  5H420NE26 ,  5J090AA03 ,  5J090AA58 ,  5J090CA04 ,  5J090CA47 ,  5J090CA82 ,  5J090CN04 ,  5J090FA02 ,  5J090FA08 ,  5J090FA10 ,  5J090FA16 ,  5J090FN01 ,  5J090FN06 ,  5J090FN09 ,  5J090HA10 ,  5J090HA14 ,  5J090HA15 ,  5J090HA16 ,  5J090HA27 ,  5J090HN21 ,  5J090HN23 ,  5J090KA11 ,  5J090KA47 ,  5J090MA21 ,  5J090QA02 ,  5J090TA02

引用特許：

審査官引用 (4件)

• 特公平4-065546
  
• 特開平4-052816
  
• 基準電圧出力半導体装置、それを用いた水晶発振器及びその水晶発振器の製造方法
  公報種別：公開公報   出願番号：特願平9-335632   出願人：アクモス株式会社
• 定電圧回路
  公報種別：公開公報   出願番号：特願平4-219465   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社