特許
J-GLOBAL ID:200903038082984782
電子制御ユニットのリセット回路
発明者:
出願人/特許権者:
代理人 (3件):
菊谷 公男
, 牧 哲郎
, 牧 レイ子
公報種別:公開公報
出願番号(国際出願番号):特願2005-224826
公開番号(公開出願番号):特開2007-041824
出願日: 2005年08月03日
公開日(公表日): 2007年02月15日
要約:
【課題】 2つのCPUを備える電子制御ユニットのリセット回路において、CPUのリセットの原因を判別できるようにする。【解決手段】 メインリセット発生部13は電源回路15出力の電圧低下検知時とメインCPUからのWDT信号監視による暴走検知時とで異なるパルス幅のリセット信号RSaを出力する。サブリセット発生部14も電源の低電圧検知機能を有する。メインリセット発生部13における低電圧検知用の閾値Vthaはサブリセット発生部14における低電圧検知用の閾値Vthbよりも高く設定され、電源の電圧低下はまずメインリセット発生部13が検知してメインCPU11をリセットする。サブリセット発生部14はメインリセット発生部13が出力したリセット信号RSaを監視して、そのパルス幅に基づいてリセットの原因が電源の電圧低下であるかメインCPU11の暴走であるかを判別する。【選択図】 図1
請求項(抜粋):
第1のCPUと第2のCPUを備える電子制御ユニットにおいて、
電源の低電圧検知機能を含む複数の異常検知機能を有して、異常検知時に異常ごとに異なるパルス幅のリセット信号を出力して第1のCPUをリセットする第1のリセット発生部と、
電源の低電圧検知機能を有して、電源の低電圧検知時にリセット信号を出力して第2のCPUをリセットする第2のリセット発生部とを有し、
第1のリセット発生部における低電圧検知用の閾値と第2のリセット発生部における低電圧検知用の閾値とは、電源の電圧低下が第2のリセット発生部によるよりも早く第1のリセット発生部により検知されるように設定され、
第2のCPUが第1のリセット発生部からのリセット信号を監視して、当該リセット信号のパルス幅に基づいて異常原因を判別するように構成されたことを特徴とする電子制御ユニットのリセット回路。
IPC (4件):
G06F 11/16
, G06F 1/24
, G06F 11/30
, G06F 11/32
FI (4件):
G06F11/16 310D
, G06F1/00 350B
, G06F11/30 F
, G06F11/32 G
Fターム (15件):
5B034AA01
, 5B034CC01
, 5B034DD02
, 5B034DD05
, 5B042GB08
, 5B042JJ04
, 5B042JJ13
, 5B042JJ21
, 5B042KK02
, 5B054AA01
, 5B054BB02
, 5B054BB05
, 5B054BB13
, 5B054CC01
, 5B054DD02
引用特許:
前のページに戻る