特許

J-GLOBAL ID：200903038089888070

電子回路

発明者： 佐藤 一幸
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-101640
公開番号（公開出願番号）：特開平11-298300
出願日： 1998年04月14日
公開日（公表日）： 1999年10月29日
要約：

【要約】【課題】 通常モードや低速モードに関係なく、クロック信号が供給されている限りシステムに生じていた無駄な消費電力を取り除いた電子回路を実現する。【解決手段】 クロック信号によって内部状態を記憶する記憶回路と、 この記憶回路への前記クロック信号をゲートするゲート回路と、前記記憶回路の現在の状態出力と次に入力されるデータ信号とを比較する手段とを具備し、 前記比較手段はその入力信号が異なっていれる時だけ前記クロック信号の出力を許可する信号を前記ゲート回路に出力することにより、前記記憶回路の状態が変わる時だけ前記クロック信号を前記記憶回路に供給する。

請求項（抜粋）：

クロック信号によって内部状態を記憶する記憶回路と、この記憶回路への前記クロック信号をゲートするゲート回路と、前記記憶回路の現在の状態出力と次に入力されるデータ信号とを比較する手段とを具備し、前記比較手段はその入力信号が異なっている時だけ前記クロック信号の出力を許可する信号を前記ゲート回路に出力することにより、前記記憶回路の状態が変わる時だけ前記クロック信号を前記記憶回路に供給することを特徴とする電子回路。