二重化プロセッサ装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：小沢信助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-013748
公開番号（公開出願番号）：特開平6-230995
出願日： 1993年01月29日
公開日（公表日）： 1994年08月19日
要約：

【要約】【目的】大がかりなシステムを構築しなくとも、制御側がダウンしたような場合における待機側プロセツサ装置への制御動作の切替えを、継続性を維持しながら即座に行うことができるようにする。【構成】各プロセッサ装置に、OS実行メモリ手段と、OSの機能を使用しながら動作するアプリケーションプログラムを格納したプログラム実行メモリ手段と、CPU装置と、自身が実作業に関与しているとき、プログラム実行メモリ手段の内容を待機状態にある相手のプロセッサ装置内のプログラム実行メモリ手段に転送するデータ等値化手段と、自身が実作業に関与しているとき受けた割り込みを待機状態にある相手のプロセッサ装置側に行うプロセス装置間割り込み発生手段と、アプリケーションプログラムがシステムコールを行った際制御側プロセッサ装置と待機側プロセッサ装置とでその動作が同期するように待ち合わせを行うための待ち合わせ手段とを設け、プログラム間でのデータの授受処理および通信処理をすべてオペレーティングシステムを経由して行うように構成した。

請求項（抜粋）：

単体で実行可能な2つのプロセッサ装置をシステムバスで結合し、一方のプロセッサ装置が実作業につき他方のプロセッサ装置が実作業に関与せず待機する方式の二重化プロセッサ装置であって、各プロセッサ装置に、オペレーティングシステムを格納したOS実行メモリ手段と、オペレーティングシステムの機能を使用(システムコール)しながら動作するアプリケーションプログラムを格納したプログラム実行メモリ手段と、前記各メモリに格納されているプログラムに従って動作するCPU装置と、自身が実作業に関与しているとき前記プログラム実行メモリ手段の内容を待機状態にある相手のプロセッサ装置内のプログラム実行メモリ手段に転送するデータ等値化手段と、自身が実作業に関与しているとき受けた割り込みを待機状態にある相手のプロセッサ装置側に行うプロセス装置間割り込み発生手段と、前記アプリケーションプログラムがシステムコールを行った際制御側プロセッサ装置と待機側プロセッサ装置とでその動作が同期するように待ち合わせを行うための待ち合わせ手段とを備え、各プロセッサ装置は、プログラム間でのデータの授受処理および通信処理をすべてオペレーティングシステムを経由して行うように構成したことを特徴とする二重化プロセッサ装置。

引用特許：

出願人引用 (4件)

特開昭57-086968
特開昭52-048445
特開平1-258057

全件表示

審査官引用 (9件)

特開昭57-086968
特開昭52-048445
特開平1-258057

全件表示

前のページに戻る