特許

J-GLOBAL ID：200903038111076084

書き込み制御回路

発明者： 秋山 一也
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-288909
公開番号（公開出願番号）：特開2002-099468
出願日： 2000年09月22日
公開日（公表日）： 2002年04月05日
要約：

【要約】【課題】 メモリへの誤書き込みを効果的に防止する。【解決手段】 CPU10からメモリ12へ書き込み制御信号を供給するラインには、プロテクト回路20が配置されている。そして、このプロテクト回路20は、リセット回路22からリセット信号が供給されているているときには、書き込み制御信号を出力しない。そこで、電源電圧低下時にリセット信号を出力させることで、電源オンオフ時におけるメモリ12への誤書き込みの発生を防止することができる。

請求項（抜粋）：

CPUからの書き込み制御信号に応じて、メモリへのデータ書き込みを許可する書き込み制御回路であって、電源電圧がCPUの動作保証電圧より高い電圧であって、通常の電源電圧より低い状態においてリセット信号を発生するリセット信号発生回路と、このリセット信号発生回路からリセット信号が発生しているときに、書き込み制御信号による書き込み許可を禁止するプロテクト回路と、を有することを特徴とする書き込み制御回路。

IPC (2件)：

G06F 12/16 340 ,  G11C 16/02

FI (2件)：

G06F 12/16 340 M ,  G11C 17/00 601 P

Fターム (8件)：

5B018GA04 ,  5B018HA26 ,  5B018NA06 ,  5B018QA05 ,  5B018QA11 ,  5B025AD04 ,  5B025AD14 ,  5B025AE08